原创力文档- 1、本文档共21页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
EDA实验实验报告
学号：
姓名：彭文勇
院系：微电子技术系
专业：嵌入式
教师：李海
2010年12月
实验一一位全加器的设计
实验地点：第二实验楼405
同组人员：孙腾坤
一、实验目的
通过次实验我们逐步了解、熟悉和掌握FPGA开发软件QuartusII
的使用及VerilogHDL的编程方法。学习用VerilogHDL语言以不同
的方式来描述1位全加器及电路的设计仿真和硬件测试。
二、实验原理和内容
本实验的内容是建立一个1位全加器。具体内容包括：
（1）使用QuartusII建立工程、编写程序；
（2）进行波形仿真验证；
（3）进行硬件测试。
通过SmartSOPC试验箱上的按键KEY1~KEY3输入信号，分别为A、
B和cin,并通过LED1~ＬＥＤ３指示相应的状态。输出Ｓｕｍ和ｃｏ
ｕｔ通过LED7和LED8指示（灯亮表示输入或输出为“1”）。
三、实验步骤
（1）启动QuartusII建立一个空白工程，然后命名为full_add。
（2）新建VerilogHDL源文件full_add.v，输入程序代码并保存，然
后进行综合编译。若在编译过程中发现错误，则找出并更正错误，直
至编译成功为止，并生成图形符号文件full_add.bdf。
（3）波形仿真验证。
（4）新建图形设计文件命名为full_add.bdf并保存。
微电子技术系
（5）选择目标器件并对相应的引脚进行锁定，我们选Altera公司
Cyclone系列的EP1C6Q240C8芯片，引脚锁定方法参考实验书后面
的附录A引脚分配。将为使用的引脚设置为三态输入（一定要设置
否则可能损坏芯片）。
（6）将full_add.bdf设置为顶层实体。对该工程文件进行全程便已处
理。若在编译过程中发现错误，则找出并更正错误，直至编译成功为
止。
（7）将跳线短接帽调解到JP6的KEY1~KEY3、LED0~ＬＥＤ２、
LED6和ＬＥＤ７，使KEY1~KEY3、LED１~ＬＥＤ３、LED７、
LED８与芯片对应的引脚相连。将ＡｌｔｅｒａＢｙｔｅＢｌａｓ
ｔｅｒＩＩ下载电缆线的两端分别ＰＣ机的并口和ＱｕｉｃｋＳＯ
ＰＣ核心板上的ＪＴＡＧ下载口上，打开电源，自行下载命令，把程
序下载到FPGA器件中。按下KEY1~KEY3，观察发光二极管LED
１~ＬＥＤ３、LED7、LED8的状态。
四、实验数据与结果
主程序:
modulefull_add(a,b,cin,sum,cout);
inputa,b,cin;
outputsum,cout;
assign{cout,sum}=a+b+cin;
endmodule
五、波形仿真截图
嵌入式8班
实验二花样流水灯
实验时间：2010、10实验地点：二实验楼405
同组人员：孙滕坤
一、实验目的
通过实验让学生进一步了解，熟悉和掌握CPLD/FPGA开发软件的
使用方法及VerilogHDLde编程方法；学习简单时序电路的设计和硬件
测试。
二、实验原理和内容
建立可用于控制LED流水灯的简单硬件电路，要求在SmartSOPC
实验箱上实现LED1-LED8发光二极管流水灯显示。
（1）在LED1-LED8引脚上周期性地输出流水数据
（2）int_div分频模块说明：i
文档评论（0）