实验集成触发器及其应.pdfVIP

  1. 1、本文档共9页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

实验三集成触发器及其应用

一、实验目的

1、掌握根本RS、JK、D和

T触发器的逻辑功能;

2、掌握集成触发器的使用

方法和逻辑功能的测试方

法;精选ppt

二、实验原理

组合电路:不含记忆元件、无反响、输出与原来状态无关

时序电路:

含记忆元件、有反响、输出与原来状态有关

触发器:具有记忆功能的二进制存贮器件,是构成

时序电路的根本逻辑单元。

触发器特点:

1.有两个能够保持的稳定状态,分别用来表示逻辑0和逻辑1。

2.在适当输入信号作用下,可从一种状态翻转到另一种状态;

在输入信号取消后,能将获得的新状态保存下来。

触发器分类:

按触发方式分:电位触发方式、主从触发方式及边沿触发方式

精选ppt

按逻辑功能分:R-S触发器、D触发器、J-K触发器和T触发器

边沿型触发器

〔1〕、工作原理

主从触发器:CP=1,假设J、K

对鼓励信号要求严格。

边沿触发器:上升沿触发或下降沿触发,鼓励端的信号在触发

时间的前后几个延迟时间内保持不变,便可以稳定地根据鼓励

输入翻转。

〔2〕、维持-阻塞D触发器

〔一〕逻辑符号

D:输入

CP:时钟控制,上升沿触发

R、S异步置0、置1

DD:

Q、:输出精选ppt

触发器的应用

〔1〕移位存放器

数码2

数码数码数码123数码3数码2

数码4数码1数码1数码1

精选ppt

〔2〕计数D与状态非连接

CP2与D1相连

Q在CP上升沿翻转

Q2在Q1下降沿翻转

精选ppt

三、实验仪器及器材

仪器:

数字电路学习机

双综示波器

频率计数器

函数信号发生器

器材:

74LS112双下降沿J-K触发器〔P307〕2个

74LS74双上升沿D触发器(P307)2个

74LS00四二输入与非门〔P241〕1个

74LS20二四输入与非门〔P242〕1个

精选ppt

四、实验任务

P108任务1、2、3、4、5

〔边沿信号输入;D触发器

处于翻转状态〕

精选ppt

五、实验报告要求

v1、画出实验电路图,画出波形图,

并标上对应的地址码和输入输出端。

v2、按实验要求列表记录实验数据和

真值表,对实验结果进行分析。

v3、对实验中发现的问题进行讨论。

精选ppt

六、实验预习要求

v实验九:MSI移位存放器及其应用

精选ppt

文档评论(0)

小孟* + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档