数字频率计设计实验报告.pdfVIP

数字频率计设计实验报告--第1页

指导教师日期

张歆奕2011-5-12

五邑大学实验报告

实验课程名称：

电子系统EDA

院系名称：信息学院

专业名称：通信工程

实验项目名称：实验3数字频率计

班级：AP08054学号：AP0805422

报告人：彭志敏

数字频率计设计实验报告--第1页

数字频率计设计实验报告--第2页

数字频率计

一、实验目的

QuartusII进行层次化设计；

2、练习混合设计输入方法；

3、巩固用实验箱验证设计的方法。

二、频率计的原理

数字频率计是用来测量输入信号的频率并显示测量结果的系统。一般基准

1ST

时钟的高电平的持续时间为，若在这0内被测信号的周期数为N则被测信

TT

号的频率就是N，选择不同的，可以得到不同的测量精度。一般越大，测量

00

精度越高，但一次的测量时间及频率计所需的硬件资源也增加。下面是数字频率

计测量原理示意图（图一）：

▲图一：数字频率计测量原理示意图

三、频率计设计及其简要说明（可分模块进行说明）

数字频率计可由三模块组成，控制模块、计数模块、锁存显示模块。下面先

介绍顶层设计，然后分模块介绍。

1.顶层设计。改频率计顶层设计采用原理设计，主要包过6个10进制计数

器，一个门控制电路和一个锁存器。输入引脚包括时钟信号CLK和复位按钮reset

以及待测频率信号输入端signer，输出引脚一个24位output。

数字频率计设计实验报告--第2页

数字频率计设计实验报告--第3页

2.控制模块。控制模块是此次设计的设计重点和难点，在标准时钟的作用下，

它需要提供计数模块的时钟信号和周期为2秒的控制信号，还要提供锁存器必要

时候的锁存允许信号，在一定时候锁存计数器测得的频率值。主要由门电路和D

触发器构成，下面是控制模块原理图（图三）和时序图（图四）。

▲图三控制模块原理图

数字频率计设计实验报告--第3页

数字频率计设计实验报告--第4页

控制模块时序图

3.计数模块。计数模块有六个相同的十进制计数器构成，各级计数器之间采

用级联方式。计数器就就采用参数化宏单元调用即可。下图是参数化宏单元计数

器生成的符号（图五）：