同济大学计算机组成原理复习综合题.pdf

综合题

1、某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需5个时钟周期）。假定某外设的数

据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包

含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。

（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？

（2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假设每次DMA传送大小为5000B，

且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的

百分比是多少？（假设DMA与CPU之间没有访存冲突）

（1）在中断方式下，每32位（4B）被中断一次，故每秒中断

64

0.5MB/4B=0.5×10/4=12.5×10次

因为中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间，且执行每条指令平

均需5个时钟周期，所以，1秒内用于中断的时钟周期数为

（18+2）×5×12.5×104=12.5×106

CPU用于外设I/O的时间占整个CPU时间的百分比：12.5/500=2.5%

（2）在DMA方式下，每秒进行DMA操作

63

5MB/5000B=5×10/5000=1×10次因为DMA预处理和后处理的总开销为500个时钟周期，所以1秒

钟之内用于DMA操作的时钟周期数为

35

500×1×10=5×10

故在DMA方式下，占整个CPU时间的百分比是

56

（（5×10）/（500×10））×100%=0.1%

1

2、某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如图所示。图中所有控制信号为

1时表示有效、为0时表示无效。例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为

1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD（R1），R0”

的功能为（R0）+（（R1））→（R1），即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果

送入R1的内容所指主存单元中保存。

数据通路结构

下表给出了上述指令取值和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描

述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。

功能和控制信号

时钟功能有效控制信号

C1MAR←(PC)PCout,MARin

C2MDR←M(MAR)MemR,MDRinE

PC←(PC)+1PC+1

C3IR←(MDR)MDRout,IRin

C4指令译码无

2

指令执行阶段每个节拍的功能和有效控制信号如下：

1、C5MAR←(R1)R1out,MARin

C6MDR←M(MAR)