一种总线式继电器控制板卡的设计.docx

?

?

一种总线式继电器控制板卡的设计

?

?

李晓红

摘要：近些年来，社会的高速发展推动着各个领域的高度集成化。以工业产业化为例，传统继电器控制柜智能化程度较浅，尤其是很多控制领域仍然通过传统模拟电路进行控制。该控制模式适用于一些控制回路较少等场所，在需控制回路较多等场所则无形中加大了控制板卡的电路设计难度与板卡的尺寸，提高了现场电源设计与走线的要求[1]，这种模式并不符合集成化的设计思路。本论文提出了一种总线式的继电器控制板卡的设计，DSP通过地址与数据总线与FPGA、CPLD进行通信，CPLD识别指令并编码相应控制继电器与输出回路进行动作，该设计思路解决了板卡尺寸与控制集成度之间的逻辑矛盾[2]，适用于现代集成化工业设计环境。

关键词：继电器控制;DSP;FPGA;集成化

：TN720.1?：A

引言

随着社会信息高速的多元化发展，工业环境对产品的集成度要求越来越高。本文依托某国防科研项目，着重从DSP背部总线进行分析，CPLD实现后端识别、解析与控制功能。对几十路继电器控制信号进行分类规划，并实现统一控制，大大降低了设计成本，提高了产品设计的智能化与集成化。

1核心单元设计

本文核心单元选取DSP与FPGA控制架构，继电器控制板卡作为DSP整个控制流程输出逻辑控制部分存在。DSP与FPGA通过XINTF区域总线进行数据串并转换，FPGA对数据并不进行处理，无数据算法部分存在，转化为并行数据后发送至背部总线，交付于底层各逻辑继电器板卡进行下一步识别与逻辑控制。

DSP选择TMS320F28335型数字信号处理器，是TI公司的一款TMS320C28X系列浮点DSP控制器。与以往的定点DSP相比，该器件的精度高，成本低，功耗小，性能高，外设集成度高，数据以及程序存储量大，A/D转换更精确快速等。TMS320F28335具有150MHz的高速处理能力，具备32位浮点处理单元，6个DMA通道支持ADC、McBSP和EMIF，有多达18路的PWM输出，其中有6路为TI特有的更高精度的PWM输出（HRPWM），12位16通道ADC。得益于其浮点运算单元，用户可快速编写控制算法而无需在处理小数操作上耗费过多的时间和精力，与前代DSP相比，平均性能提高50%[3]，并与定点C28x控制器软件兼容，从而简化软件开发，缩短开发周期，降低开发成本。该芯片中电58所国产可替代。

FPGA选择XILINX公司生产的7K325TFG900，国产有替代。配置ROM选用深圳国微公司的SM18V04实现。

FPGA具有如下特点：

a）集成度高，器件密度大，速度快，片上存储器资源能够满足设计需求，可以实现极其复杂的时序与组合逻辑电路功能;

b）最多支持32路GTX，每路GTX最高支持12.5Gbps，满足设计要求;

c）包含478k个Slice，每个Slice包含4个6输入的LUT和8个FF寄存器，即总共包含303600个LUT和607200个FF寄存器，可以实现极其复杂的时序与组合逻辑功能;

d）具有丰富的存储器资源，包含8088Kbits的分布式RAM和1030个BlockRAM;

e）包含丰富的时钟资源，包含14个时钟管理单元CMT，每个CMT由1个MMCM和1个PLL组成;

f）具有丰富的IO资源，包含700个单端IO和226个差分IO对;

2、FPGA软件部分设计

FPGA系统设计中，DSP为主机，FPGA为从机，DSP与FPGA通过DSP的XINTF数据总线进行数据交互。XINTF数据总线包括16位地址线和16位数据线[4]。

3继电器控制部分设计

上述各继电器板卡之间的总线控制首先需要结合DSP芯片选XINTF功能，定义相应读、写、地址线、数据线、片选线，管脚分配结合原理图引脚定义相应输入输出管脚。背板总线与CPLD直接之间进行74LS245芯片设计，主要起到驱动隔离的作用，結合245芯片功能，定义CPLD上相应DIR与OE控制线并分配相应管脚[5]。数字量输入板主要针对16路无源信号与3路有源信号进行检测，代码中分配2个8位寄存器与一个4位寄存器，分配16位地址总线与数据总线，外部光耦设计逻辑为低电平有效[6]，DSP回读数据默认状态为高电平，外部信号输入呈现数字量‘0’，无数据回读时呈现数字量‘1’继电器控制部分主要完成FPGA背部总线数据片选、解析与控制功能[7]。

4结论

该项目成功验证了总线式继电器板卡控制的稳定性、多样性与集成化等特性。通过上位机可直接控制几十条继电器控制回路，仅仅通过一个继电器板卡即可完成，该模式可完全替代传统继电器控制柜中复杂的布线与控制回路，具有很好的工业推广价值。

Reference

[1]何静，郭承军.多源组合导航系统信息融合关键技术研究[A].中国卫星导航系统管理办公室学术交流中心