原创力文档- 1、本文档共33页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
---
XX电子科技大学职业技术学院
FPGA应用实训报告
数字钟
学院（系）：电子信息工程系
专业：电子信息工程技术
学号：1212220217
学生XX：李建军
指导教师：叶俊明
-.可修编.
---
-.可修编.
---
目录
摘要2
1绪论4
2课题背景6
2.1设计任务与要求6
2.2设计目的7
2.3总体设计方案7
3程序方案论证8
3.1分频方案论证8
3.1.1分频模块方案I8
3.1.2分频模块方案II8
3.2计时模块方案论证9
3.2.1计时模块方案I9
3.2.2计时模块方案II9
3.3方案总结10
4系统软件设计11
4.1程序流程图11
4.2计时模块12
4.3闹钟模块12
4.4显示模块12
5系统硬件设计13
-.可修编.
---
5.1FPGA的介绍14
5.1.1FPGA概述14
5.1.2FPGA基本结构14
5.2原理框图16
6调试18
6.1调时程序调试18
6.2闹钟程序调试18
总结19
致谢21
参考文献23
附录24
摘要
数字钟是由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。
振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信
-.可修编.
---
号的频率及稳定度，所以采用石英晶体振荡器。
分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一
定级数的分频器进行分频。
计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的制，分别
设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数
器，并输出一分，一小时，一天的进位信号。译码显示：将“时”“分”“秒”
显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现
出对应的进位数字字型。
由于计数的起始时间不可能与标准时间（如时间）一致，故需要在电路上
加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时
间到达整点时开始响，蜂鸣器不停地响1分钟后不响。
关键词：数字钟，振荡，计数，校正，报时
-
文档评论（0）