基于FPGA增强型mc8051的设计.pdfVIP

基于FPGA增强型mc8051的设计

一、课程设计目的

1、熟练VHDL语言的使用

2、熟悉mc8051内部的组成结构

3、了解FPGA的用途和功能

4、通过FPGA实现增强型51核的设计

二、课程设计内容

通过对OreganoSystems公司提供的完整mc8051VHDL代码进行修改，增加

PLL锁相环，将内部RAM扩大到256B，将定时器，串口和外部中断等资源扩

大一倍，增加乘法器和除法器以得到增强型的51核。

三、课程设计原理

1、VHDL语言介绍

VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国

国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计

语言。

VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征

的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHDL

的程序结构特点是将一项工程设计，或称设计实体分成外部和内部，既涉及实体的内部功能

和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设

计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本

点。

2、VHDL语言的特点

功能强大、设计灵活；支持广泛、易于修改；强大的系统硬件描述能力；独立于

器件的设计、与工艺无关；很强的移植能力；易于共享和复用。

3、FPGA的基本介绍

元件可编程逻辑门阵列（FPGA,FieldProgrammableGateArray），是一个含有可编辑

元件的半导体设备，可供使用者程式化的逻辑元器件。这些可编辑元件可以被用来实现一些

基本的逻辑门电路或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA

里面，这些可编辑的元件里也包含记忆元件例如触发器或者其他更加完整的记忆块。

4、OreganoSystems提供的51核介绍

(1)整体结构介绍

a、可选的MUL,DIV,DA指令

b、可选的定时器和串口数目

c、不可复用32路IO口

d、128B内部RAM

e、64KBROM和64KB外部RAM

f、通过特殊的寄存器控制定时器和串口

(2)设计框图

图18051的框图

如图1所示，8051单片机主要由内部RAM,ROM,外部RAMX和8051核组成，其中8051

核由算术逻辑单元，串口，定时器，8051控制器组成，共有74个引脚；

引脚说明:p0_i--p3_i和p0_o--p3_o为通用的IO口引脚，无复用功能；clk为系统时

钟引脚,reset为系统复位引脚；all_t0_i和all_t1_i为计数器输入引脚；all_rxd_i为串

口输入引脚；int0_i和int1_i的输入引脚；all_rxdwr_o,all_txd_o和all_rxd_o为串口

控制引脚。

(3)VHDL实现层次

图2层次结构图

VHDL实现元件命名一贯遵循以下习惯：

a、VHDLentitiesentity-name_.vhd,顶层文件命名方式，例如mc8051-top_.chd

b、VHDLarchitecturesentity-name_rtl.vhd,一些封闭的模块并且是直接实现不包涵

一些子模块的命名方式，例如control_mem_rtl.chd

entity-name_struc.vhd,一些包涵子模块的命名方式，例如

mc8051_top_struc.vhd

c、VHDLconfigurationsentity-name_rtl_cfg.vhd一些封闭的模块并且是直接实现不

包涵一些子模块的配置文件命名方式，例如mc8051_tmrct