原创力文档- 1、本文档共12页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
计算机组成原理课程设计位同步时钟提取电路设计与实现--第1页
沈阳航空航天大学
课程设计报告
课程设计名称：计算机组成原理课程设计
课程设计题目：位同步时钟提取电路设计与实现
院（系）：计算机学院
专业：计算机科学与技术
班级
学号：2012040101017
姓名：金福鹏
指导教师：胡光元
日16月1年2015完成日期：
沈阳航空航天大学课程设计报告
计算机组成原理课程设计位同步时钟提取电路设计与实现--第1页
计算机组成原理课程设计位同步时钟提取电路设计与实现--第2页
目录
第1章总体设计方案
1
1.1设计原理
1
1.2设计思路
2
1.3设计环境
2
第2章详细设计方案
5
2.1顶层方案图的设计与实现
2.1.1位同步提取电路的设计与实现
2.1.2器件的选择与引脚锁定
2.1.3十六进制计数器和鉴相器
2.2功能模块的设计与实现
2.2.1十六进制计数器模块的设计与实现
2.2.2鉴相器模块的设计与实现
2.3仿真调试
第3章编程下载与硬件测试
12
3.1编程下载
3.2硬件测试及结果分析
参考文献
14
附录
15
I--
沈阳航空航天大学课程设计报告
第1章总体设计方案
1.1设计原理
1位同步时钟提取方案的原理
本文设计的方案可以从异步串行码流中提取位同步时钟信号，设计思想的基本出
发点是在外部码流（code_in）的上升沿和本地时钟(clk)上跳沿相比较无非两种情
况，如图1和图2所示：
码流滞后于本地时钟△T示意图图1
计算机组成原理课程设计位同步时钟提取电路设计与实现--第2页
计算机组成原理课程设计位同步时钟提取电路设计与实现--第3页
示意图T图2码流超前于本地时钟△
进行逻辑相与，与本地时钟若将码流code_inclk从码流上跳沿的角度来看,”则
说明码流超前于本”则说明码流滞后于本地时钟，若为“01若相与结果为“地
时钟。本设计方案的系统框图如图3所示：2
1--
沈阳航空航天大学课程设计报告
系统功能框图图3
设计思路1.2根据题目要求，设计位同步时钟提取电路，主要采用自上而
下地方法，顶层设计为原理图设计输入方式，底层设计为自定义，设计的电路有
门电路和触发器等逻辑部件组成，电路主要有分频器，相位选择调整模式，鉴相
器，和控制计数器组成，分频器的功能是把一个周期分成了十六份，即一个周期
内产生十六个数字，分别分配给十六路电路，放在移位寄存器当中（它当中的数
字始终在发生变鉴相器的功能是判断码元信号和本地时钟，化）然后由多路选择
器选择一路输出。，计数器的为1信号的相位，如果码元信号相对于本地信号是
滞后的，则输出qq如果码元信号相对于本地信号是超前的，则输出一个数字由
初始相位的值加1，最后直到两个数字的值相等稳定，计数器的一个数字由初始
相位的值减1，，为0把该数字传给多路选择器用来控制移位寄存器当中某一路
数字的输出。可编程逻辑芯片中，XCV200*.bit文件并下载到设计电路经编译、
文档评论（0）