计算机四级嵌入式系统开发工程师考试复习要点.pdfVIP

计算机四级嵌入式系统开发工程师考试复习重点

计算机四级嵌入式系统开发工程师考试复习重点

1、总线电路及信号驱动

(1)总线是各种信号线的会集，是嵌入式系统中各部件之间传达

数据、地址和控制信息的公共通路。在同一时辰，每条通路线路上

可以传输一位二进制信号。依据总线所传达的信息种类，可以分为：

数据总线(DB)、地址总线(AB)和控制总线(CB)。

(2)总线的主要参数：

总线带宽：一准时间内总线上可以传达的数据量，一般用

MByte/s表示。总线宽度：总线能同时传达的数据位数(bit)，即人

们常说的32位、

64位等总线宽度的观点，也叫总线位宽。总线的位宽越宽，总

线每秒数据传输率越大，也就是总线带宽越宽。

总线频率：工作时钟频率以MHz为单位，工作频率越高，则总线

工作速度越快，也即总线带宽越宽。

总线带宽=总线位宽×总线频率/8，单位是MBps。

常用总线：ISA总线、PCI总线、IIC总线、SPI总线、PC104总线

和CAN总线等。

(3)只有拥有三态输出的设备才可以连接到数据总线上，常用的

三态门为输出缓冲器。

(4)当总线上所接的负载高出总线的负载能力时，一定在总线和

负载之间加接缓冲器或驱动器，最常用的是三态缓冲器，其作用是

驱动和隔断。

(5)采纳总线复用技术可以实现数据总线和地址总线的共用。但

会带来两个问题：

A、需要增添外面电路对总线信号进行复用解耦，比方：地址

锁存器。

B、总线速度相对非复用总线系统低。

(6)两类总线通讯协议：同步方式、异步方式。

(7)对总线仲裁问题的解决是以优先级(优先权)的观点为基础。

2、电平变换电路

(1)数字集成电路可以分为两大类：双极型集成电路(TTL)、金属

氧化物半导体(MOS)。

(2)CMOS电路因为其静态功耗极低，工作速度较高，抗搅乱能

力较强，被广泛使用。

(3)解决TTL与CMOS电路接口困难的方法是在TTL电路输出端与

电源之间接一上拉电阻R，上拉电阻R的取值由TTL的高电平输出漏

电流IOH来决定，不同样系列的TTL应采纳不同样的R值。

3、可编程逻辑器件基础

这方面的内容，从整体上有个观点性的认识应该就可以了。

4、嵌入式系统中信息表示与运算基础

(1)进位计数制与变换：这样比较简单，也应该掌握怎么样进行

换算，有出题的可能。

(2)计算机中数的表示：源码、反码与补码。

正数的反码与源码同样，负数的反码为该数的源码除符号位外按

位取反。

正数的补码与源码同样，负数的补码为该数的反码加一。

比方-98的源码反码补码

(3)定点表示法：数的小数点的地址人为商定固定不变。

浮点表示法：数的小数点地址是浮动的，它由尾数部分和阶数部

分组成。

任意一个二进制N总可以写成：N=2P×S。S为尾数，P为阶数。

(4)汉字表示法，搞清楚GB2318-80中国标码和机内码的变换。

(5)语音编码中波形量化参数(可能会出简单的计算题目哦)采样频率：

一秒内采样的次数，反响了采样点之间的间隔大小。

人耳的.听觉上限是20kHz，所以40kHz以上的采样频率足以令

人满意。

CD唱片采纳的采样频率是44.1kHz。

丈量精度：样本的量化等级，目前标准采样量级有8位和16位两

种。声道数：单声道和立体声双道。立体声需要两倍的储藏空间。

5、差错控制编码

(1)依据码组的功能，可以分为检错码和纠错码两类。检错码是指

能自动发现差错的码，比方奇偶查验码;纠错码是指不单能发现差错并

且能自动纠正差错的码，比方循环冗余校验码。

(2)奇偶查验码、海明码、循环冗余校验码(CRC)。

6、嵌入式系统的胸襟项目

(1)性能指标：分为部件性能指标和综合性能指标，主要包含：

吞吐率、