ARMDesignStart在系统编程(ISP)的实现资料.pdf

ARMDesignStart在系统编程（ISP）的实现

一、实验目的和要求

1、使用ARM公司提供的DesignStartIP核构建简单的MCU。

2、设计存储器，I/O外设等。

3、配置引导程序实现在系统编程（ISP）功能。

二、实验器材

1、XC6SLX9FPGA实验板

2、XilinxISE14.7，KeilMDK5，DesignStart开发包

三、实验内容

1、ISP基本原理：复位时，根据BOOT引脚的电平选择执行的程序

（1）BOOT=1，正常执行用户程序

地址范围0X0000_0000~0X1000_0000~0X1800_0000~0X2000_0000~

0X0FFF_FFFF0X17FF_FFFF0X1FFF_FFFF0X3000_0000

(256MB)(128MB)(128MB)(256MB)

功能CODE（执行代保留保留RAM

码区），由ROM

（用户程序）重

映射而来

（2）BOOT=0，执行引导程序，启用ISP功能

地址范围0X0000_0000~0X1000_0000~0X1800_0000~0X2000_0000~

0X0FFF_FFFF0X17FF_FFFF0X1FFF_FFFF0X3000_0000

(256MB)(128MB)(128MB)(256MB)

功能CODE（执行代ROM（用户程保留RAM

码区），由BOOT序）

（引导程序）重

映射而来

执行引导程序后，用户程序通过UART发送到MCU，MCU读取后写入ROM。令BOOT=0，

复位后即可执行写入ROM的用户程序。

2、顶层设计代码与RTL框图

libraryIEEE;

useIEEE.STD_LOGIC_1164.ALL;

entityCM0_DSSystemis

Port(

Clock_In:inSTD_LOGIC;--50MHz时钟输入

Reset_In:inSTD_LOGIC;--复位

Boot_In:inSTD_LOGIC;--启动存储器选择

button:inSTD_LOGIC_VECTOR(3downto0);--按键

led:outSTD_LOGIC_VECTOR(3downto0)--LED

);

endCM0_DSSystem;

architectureBehavioralofCM0_DSSystemis

componentmasterisport(--主机：CPU，时钟模块，复位模块

--fromthetopmodule

Clock_In:inSTD_LOGIC;

Reset_In:inSTD_LOGIC;

--frommastertotheperiphrals

HCLK:outstd_logic;

HRESETn:outSTD_LOGIC;

HADDR:outstd_logic_vector(31downto0);

HSIZE:outstd_logic_vector(2downto0);

HTRANS:outstd_logic_vector(1downto0);

HWDATA