组成原理课程设计.doc

东北大学秦皇岛分校计算机与通信工程学院

计算机组成与结构课程设计

指令系统及移位存放器设计

专业名称

计算机科学与技术

班级学号

学生姓名

指导教师

设计时间

课程设计任务书

专业：计算机科学与技术学号：4100625学生姓名〔签名〕：

设计题目：指令系统及移位存放器设计

一、设计实验条件

综合楼808、807实验室

二、设计任务及要求

指令设计：10、35、44号指令；

主存储器EM；

4位移位存放器。

三、设计报告的内容

设计题目与设计任务

设计题目：指令系统及移位存放器设计

设计任务

1〕指令设计：10、35、44号指令；

2〕主存储器EM；

3〕4位移位存放器。

前言

融会贯穿计算机组成原理课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原理及相互联系的认识；

学习运用VHDL进行FPGA/CPLD设计的根本步骤和方法，熟悉EDA的设计、模拟调试工具的使用，体会FPGA/CPLD技术相对于传统开发技术的优点；

培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。

设计主体〔各局部设计内容、分析、结论等〕

【课程设计内容】

题目：16位模型机设计－指令系统及移位存放器组设计

1、指令系统设计：

第10号指令：助记符：ADDCA,@R?

格式：操作码和地址码。

功能：将间址存储器的值参加累加器A中,带进位

寻址方式：存放器间接寻址

第35号指令：助记符：MOVMM,A

格式：操作码和地址码。

功能：将A中的值送入存储器MM地址中

寻址方式：直接寻址

第44号指令：助记符：JMPMM

格式：地址码

功能：跳转到MM地址

寻址方式：直接寻址

2、模型机硬件设计：

题目：主存储器EM

功能：〔64*8位主存储器〕

主存是电脑中的主要部件，它是相对于外存而言的。主存就是存储程序以及数据的地方，它由ROM及RAM组成。

3、逻辑电路设计：

题目:4位移位存放器

功能：用来存放代码、实现数据的串行—并行转换、数值的运算以及数据的处理等

【系统设计】

模型机逻辑框图

图1整机逻辑框图

图2芯片引脚逻辑框图

图3CPU逻辑框图

2.指令系统设计及微操作控制信号

1、XRD：外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。

2、EMWR：程序存储器EM写信号。

3、EMRD：程序存储器EM读信号。

4、PCOE：将程序计数器PC的值送到地址总线ABUS上(MAR)。

5、EMEN：将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。

6、IREN：将程序存储器EM读出的数据打入指令存放器IR。

7、EINT：中断返回时去除中断响应和中断请求标志，便于下次中断。

8、ELP：PC打入允许，与指令存放器IR3、IR2位结合，控制程序跳转。

9、FSTC：进位置1，CY=1

10、FCLC：进位置0，CY=0

11、MAREN：将地址总线ABUS上的地址打入地址存放器MAR。

12、MAROE：将地址存放器MAR的值送到地址总线ABUS上。

13、OUTEN：将数据总线DBUS上数据送到输出端口存放器OUT里。

14、STEN：将数据总线DBUS上数据存入堆栈存放器ST中。

15、RRD：读存放器组R0-R3，存放器R?的选择由指令的最低两位决定。

16、RWR：写存放器组R0-R3，存放器R?的选择由指令的最低两位决定。

17、CN：决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。

18、FEN：将标志位存入ALU内部的标志存放器。

19、WEN：将数据总线DBUS的值打入工作存放器W中。

20、AEN将数据总线DBUS的值打入累加器A中。

21-23:X2~X0：X2、X1、X0三位组合来译码选择将数据送到DBUS上的存放器。

24-26:S2~S0：S2、S1、S0三位组合决定ALU做何种运算。

3.指令执行流程

第10,35,44号指令用表格表示如下：

指令流程图:

【系统实现】

模型机实现

〔1〕逻辑电路的图形符号表示、功能

功能：--clk:时钟端,高电平触发

--cs:片选信号,高电平触发

--wr:读写控制信号,高电平写,低电平读

存储器功能如下:

存储器功能表

〔2〕系统实现

libraryIEEE;

useIEEE.STD_LOGIC_1164.ALL