数电实验八_原创文档.pdfVIP

数字电路和逻辑设计

基础实验报告

任课教师：

实验名称：

年级、专业：

学号：

姓名：

日期：年月日

云南大学信息学院

实验八同步时序逻辑电路的分析

一、实验目的

⑴熟悉同步时序逻辑电路的一般分析、设计方法

⑵熟悉移位寄存器和同步计数器的逻辑功能

二、实验器材

⑴直流稳压电源、数字逻辑实验箱

⑵74LS00、74LS74

三、实验内容和步骤

2.JK触发器组成的同步计数器

将集成JK触发器74LS76按图8-3接线。A端接逻辑开关，CP端接单脉冲，Q1、

Q2、Y端分别接三个发光二极管。设各触发器的初始状态均为“0”（用异步清

零端复位），观察当A端分别接“0”和“1”电平时，触发器输出端Q1、Q2和

电路输出端Y的变化情况，并把结果填入自制的表中。根据结果分析电路输出的

变化规律，画出状态转换图，并说明电路的功能。

移位寄存器型计数器

进行Multisim仿真

状态表:

CPQQQQQn+1Qn+1Qn+1Qn+1

43214321

000000001

100010011

200110111

301111111

411111110

511101100

611001000

710000000

四、实验结果分析

移位寄存器计数器通过灯亮的方式不同来进行计数，此电路能够记住8个数。

五、实验小结

因为使用数据开关来模拟上升沿或者下降沿信号可能在拨动开关的过程中出现

毛刺的情况，所以不能在实验室使用这种方法来代替脉冲,而老师说可以通过RS

来进行脉冲信号的模拟,根据RS触发器的真值表.

因为问题产生的原因是因为开关抖动产生的无端0/1序列

RS触发器真值表

比如现在需要制造一个上升沿，先将R置为0，S置为1，则RSQ

Q就为0,然后再将R置为1，在这可能中R可能出现0，但是001

无论1或者0，现在的Q还是为0,将S置为0，在这过程中，010

S可能出现1，但是在只要一次S=0后,无论S=1，还是S=0，101

Q的值都为1，这样就制造了一个上升沿了。同理可以制造下11Q

降沿。

六、思考题

总结同步时序逻辑电路的一般分析方法。

答:(1)根据给定的逻辑电路