数字电子电路第三章.pptx

1．了解时序逻辑电路的特点和基本组成。

2．了解基本RS触发器、同步RS触发器的电路组成和逻辑功能。

3．掌握JK触发器、D触发器、T触发器的逻辑功能。

4．能识读常用集成触发器的引脚，具有应用集成JK、D触发器组装电路的能力。

5．掌握寄存器、计数器的功能和常见类型。

6．能识读常用寄存器、计数器集成电路的引脚，具有安装寄存器和计数器应用电路的能力。;触摸式电子开关时序逻辑电路框图;§3-1RS触发器;基本RS触发器

a)逻辑电路b)逻辑符号;2．逻辑功能;【例】设基本RS触发器输入信号波形如图所示，触发器初态为Q=1、。试画出Q端的信号波形。

解：

;二、同步RS触发器

定义：由时钟脉冲控制的RS触发器。

1．电路组成;2．逻辑功能

（1）无时钟脉冲作用时（CP=0），控制门G3、G4关闭，R、S输入信号不起作用。触发器保持原有状态不变。

（2）有时钟脉冲输入时（CP=1），控制门G3、G4打开，触发器输出状态由输入端R、S信号决定。;3．特性表;【例】设同步RS触发器输入信号波形及时钟脉冲波形如图所示，Q初态为0，试画出Q端的信号波形。;4．逻辑表达式和特性方程

由特性表可以写出Qn+1的逻辑表达式：;同步RS触发器的逻辑表达式可表示为：;根据Qn、R、S三个变量的8种取值，并遵守RS=0的约束条件，可画出图所示的卡诺图。按卡诺图化简，可得到同样结果。;4．状态图

定义：触发器的转换规律，还可以利用图形的方式加以形象表示，称为状态转换图，简称状态图。;三、边沿触发RS触发器;上升沿触发RS触发器波形;下降沿触发RS触发器波形;RS触发器的逻辑符号;§3-2JK触发器;74LS112双JK触发器

a)实物图b)引脚功能;一、JK触发器的逻辑功能;输入;由JK触发器的特性可以写出其特性方程：;【例】JK触发器符号及CP、J、K信号波形分别如图a、b所示。设触发器初始状态为1，试画出触发器输出端Q的波形。;解：由图a可知，这是下降沿触发的JK触发器，由CP、J、K波形，根据JK触发器的逻辑功能，可画出Q波形如图b所示。;二、用JK触发器构成T触发器;【例】图为下降沿触发T触发器的CP和T波形，设Q初始状态为0，试画出输出Q的波形。;三、用JK触发器构成T′触发器;观察T′触发器工作波形;§3-3D触发器;CC4013双D触发器

a)实物图b)引脚排列;一、D触发器CC4013的功能

1．异步置0和置1工程;2．逻辑功能;二、D触发器和JK触发器的相互转换

1．JK触发器转换为D触发器

JK触发器的特性方程为：

D触发器的特性方程为：

将JK触发器转换为D触发器，则要求二者的特性方程相等，即

当J=D，时，上式即可成立。;JK触发器转换为D触发器;2．D触发器转换为JK触发器;3.D触发器转换为T′触发器;§3-4寄存器;一、数码寄存器;二、单向移位寄存器;CP脉冲;四位右移寄存器工作波形图;三、双向移位寄存器;74LS194的逻辑功表;观察四位双向移位寄存器74LS194逻辑功能;清除;移位寄存器的输入、输出方式;型号;四、移位寄存器的应用;顺序脉冲分配器波形图;用移位寄存器74LS194构成循环彩灯控制电路;b）状态图;c）主循环波形图;§3-5计数器;一、二进制计数器

定义：在时钟脉冲作用下，各触发器的状态翻转按二进制数码规律计数的逻辑电路。

1．异步加法计数器;计数脉冲CP;四位二进制加法计数器状态图;2．同步加法计数器;3．异步减法计数器;输入脉冲个数;输入脉冲个数;二、十进制计数器;型号举例;三、任意进制（N进制）计数器

1．反馈法

（1）反馈清零法

反馈清零法适用于有清零输入端的集成计数器。

【例】试用四位二进制同步计数器74LS163构成一个十二进制计数器。;解：特性方程为;（2）反馈置数法

反馈置数法适用于有预置数功能的集成计数器。;反馈置数法可在74LS163计数循环状态（0000—1111）中的任何一个状态下进行。;2．级联法

【例】用74LS290构成二十四进制计数器。

解：;R0（1）;十进制计数器;74LS290构成二十四进制计数器;图示为用六进制和十进制计数器级联而成的六十进制计数器，试分析其计数原理。;;二、实训器材

1．电子计算机（Multisim软件）。

2．数字电路实验箱。

3．5V直流电源。

4．逻辑电平开关。

5．逻辑电平显示器。

6．集成电路74LS00、74LS279（CC4044）。;三、操作步骤

1．用Multi