原创力文档- 1、本文档共21页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
软件无线电实验报告
基于FPGA的直接序列扩频发射机的设计
姓名：
学号：
联系电话：
班级：
指导老师：
完成时间：2010-07-03
目录
摘要2
正文
一、项目名称2
二、项目描述2
三、实验要求3
四、实验设备与仿真环境4
五、总体设计与系统框图4
六、各模块设计与仿真
1）时钟模块5
2）待发射模块设计7
3）卷积模块设计10
4）扩频模块设计.13
5）极性变换与内插模块设计15
6）基带滤波模块设计16
七、系统联调仿真17
八、MATLAB仿真18
九、实验总结与体会20
1
【摘要】
扩展频谱通信系统（SpreadSpectrumCommunicationSystem）是指
将待传输信息的频谱用某个特定的扩频函数扩展后成为宽频带信号，
送入信道中传输，接收端再利用相应手段将其解扩，从而获取传输信
息的通信系统。扩频信号是不可预测的伪随机的宽带信号；它的带宽
远大于欲传输信息（数据）带宽；具有类似于噪声的随机特性等。直
接序列扩频(DSSS)是扩频通信方式中的一种，实现简单，应用广泛。
【正文】
一、项目名称
本文以Altera公司的FPGA为硬件平台,以MAX-PLUSII为设计工具,实
现直接基于FPGA的直接序列扩频发射机的设计序列扩频(DSSS)发射
机,顶层采用图形设计方式,各模块是基于VerilogHDL设计的。本设
计中待发射信息是以循环读ROM的方式读取,信道编码采用(2,1,7)卷
积码,扩频模块采用扩频长度255的kasami码,极性变换模块为3bit
二、项目描述
量化模式,内插模块为每两比特间插入7bit,输出滤波为16阶的FIR滤
波器。文中给出了本设计实现的系统整体方框图,VerilogHDL代码实
现及其仿真结果。仿真结果表明本设计精确度高,稳定且输出无毛刺。
2
三、实验要求
3
（1）用QUARTUS或者MAXPLUS软件实现直接序列扩频发射机基带部分
硬件描述语言程序设计。要求有时序仿真的结果。
（2）自己根据信号流图设计。先估计所用资源的多少，选取合适的
芯片。
（3）芯片请选用ALTERA公司系列芯片。
（4）按正规实验报告格式撰写，并上交打印后的文稿,要附程序。
四、实验设备与仿真环境
整个试验过程要用到的实验设备主要是一台PC机以及相关的软件，主
要的开发环境是Altera公司的Quartus软件，并使用Matlab软件进行
仿真检验。
五、总体设计与系统框图
将整个系统划分为如下几个模块:时钟模块,这个模块将为其它各个
模块提供时时钟信号;待发射模块,在时钟的控制下将待发射信息采
用循环方式读取ROM中的待发射信息，而ROM中存储固定的200bit信
息；卷积模块的作用是对发射出来的信息进行卷积方式的信道编码，
这样可以提高信号的抗干扰能力；扩频模块采用直接序列扩频的调制
方式对卷积输出的信码进行数字调制；极性变换与内插模块是对调制
后的信息码进行处理来提高译码的准确性；最后的滤波模块对基带信
号进行基带成型滤波。
各模块之间的信号流向如下图所示：
4
六、各
文档评论（0）