- 1、本文档共16页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
.
Verilog课程设计
题
函数发生器(方波和阶梯波)
目
学生姓名:
专业:
班级:
指导教师:
完成日期:
.
.
目录
1、概述1
2、功能2
3设计方案(设计的技术方案、工作原理、设计框图)3
4设计与仿真11
5、结束语14
6附录15
.
.
1.概述
(1)实验目的:
在基于QUARTUS2软件平台下,运用Verilog硬件描述语言来进行
编写两种波形(方波和阶梯波)发生的程序,并结合DE2板与DVCC
实验板上的D/A转换器在示波器显示出波形。初步了解Verilog的编
程及DE2板的应用,加强对其的实际应用操作能力。
(2)实验要求:
运用DE2上的DAC实现方波、阶梯信号发生器功能。方波频率、
占空比可设置。阶梯波信号频率、幅度可调。
在完成基本要求的基础上,可进一步增加功能、提高性能。
.
.
2.功能
实验内容:
5利用简易函数发生器
.
基本要求:运用DE2上的DAC实现方波、阶梯信号发生器功能。
方波频率、占空比可设置。阶梯波信号频率、幅度可调。
在完成基本要求的基础上,可进一步增加功能、提高性能。
.
.
3设计方案
(1)设计流程图
.
.
设置时钟信号f_clk
设置频率控制字p
时钟信号累加器
利用存储器存储32个采样
点:16个梯形波采样点,16
个方波采样点
16个阶梯波采16个方波采样点
样点0~1516~31
Choose=1
Choose=0
设置选择端口choose
送至输出端口data输出
程序结束
(2)波形产生的基本原理
.
.
1.先利用时钟信号f_clk产生一个工作频率,输入的频率字保存在频
率寄存器中,经N位相位累加器,累加一次,相位步进增加,经过内
部ROM波形表得到相应的幅度值,经过D/A转换和低通滤波器得到
合成的波形。
2.利用存储器,先把定点值存入存储器中,再通过choose选择所需
要的那段地址的值,在通过data读出值。
3.最后利用波形仿真,通过转换把数字量转换为波形图。
(3)产生波形频率可调的方法
采用设置频率控制字的方法,设置一个输入端口【5:0】q,并且
下载时将其绑定在6个控制开关上,可以实现频率的调整,采用2进
制,q的值就是频率的缩小(扩大)倍数。
(4)源程序
modulesq(f_clk,p,choose,data
文档评论(0)