原创力文档- 1、本文档共9页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
1第二节电平触发的触发器电路结构与工作原理电平触发方式的动作特点下页总目录
2下页返回上页一、电路结构与工作原理图形符号CLK=0时，门G3、G4截止，触发器保持原状态不变。CLK=1时，与SR锁存器工作原理相同。电路结构
3下页返回上页0011001100001111010111001*1**CLK回到低电平后状态不定同步RS触发器的特性表CLK=1时与SR锁存器的特性表相同电路结构动画
4下页返回上页在某些应用场合，有时需要在有效电平到达之前预先将触发器置成指定的状态，为此，在实用的电路上往往还设置有异步置1输入端和异步置0输入端。电路结构图形符号异步置位端异步复位端应当在CLK=0的状态下进行置位或复位
5下页返回上页二、电平触发方式的动作特点只有当CLK变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态。在CLK=1的全部时间里S和R的变化都将引起触发器输出端状态的变化。如果CLK=1期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转，这降低了电路的抗干扰能力。
6下页返回上页[例5.2.1]已知电平触发SR触发器的输入波形如图所示，画出Q和Q′端的电压波形。假定触发器的初始状态为Q=0。
7下页返回上页D型锁存器数据输入端控制端当CLK=1时输出端状态随输入端的状态而改变。当CLK=0时输出状态保持不变。010011010101××0011001111D型锁存器的特性表
8下页返回上页TG1TG2利用CMOS传输门组成的电平触发D触发器在CMOS电路中，经常利用CMOS传输门组成电平触发D触发器。因为在CLK的有效电平期间输出状态始终跟随输入状态变化，输出与输入的状态相同，所以又将这个电路称为“透明的D型锁存器”。
9返回[例5.2.2]若用CMOS传输门组成的电平触发D触发器的CLK和输入端D的电压波形如右图中所给出，画出Q和Q端的电压波形。假定触发器的初始状态为Q=0上页
文档评论（0）