基于CMOS工艺全芯片ESD保护电路设计.docxVIP

微电子技术课程设计任务书及报告（论文）

题目基于工艺的全芯片保护电路设计

学院通信与电子工程学院

专业班级电信141

学号2014134061

学生姓名邹升华

微电子技术课程设计任务书

题目

基于工艺的全芯片保护电路设计

题目类型

□设计□论文□其他

学院

通信与电子工程学院

专业班级

电信141

任务要求（题目来源、应完成的主要内容、基本要求及成果形式、应收集的资料及主要参考文献等）

题目来源：随着如今工艺由微米量级向纳米量级过渡，制程进一步提升，单个器件所能承受的静电电压/电流值持续减小。另外低压、射频等特殊运用又对芯片静电防护提出了新的要求。在过去的一份统计中，每年半导体产业由于问题所带来的经济损失就高达数百亿美元。

主要内容：介绍了几种常用保护器件的特点和工作原理,通过分析各种放电情况,对如何选择保护器件,以及如何设计静电泄放通路进行了深入研究,提出了全芯片保护电路设计方案,并在0.6μm工艺上设计了测试芯片。

基本要求：对保护器件有7个基本要求:1)能为静电提供有效的(快速低阻)泄放通路;2)通过正常的信号时不工作;3)引入较低的电容、电阻;4)在保证健壮性的同时,尽可能减小面积;5)对锁闭()有较高的免疫;6)尽量不增加掩模,不修正工艺步骤,与普通工艺保持兼容;7)有较高的耐压能力

成果形式;仿真结果

主要参考文献：[1]向洵，刘凡，《基于C1OS工艺的全芯片保护电路设计》，2010

[2]何林峰《基于工艺的全芯片设计》

[3]陈志钧《集成电路保护技术的研究和设计》

[4]姜玉稀，曹家麟《深亚微米工艺下全芯片设计与仿真的研究》

[5]王怡飞，郭立《片上保护电路设计研究》

基于工艺的全芯片保护电路设计

摘要:介绍了几种常用保护器件的特点和工作原理,通过分析各种放电情况,对如何选择保护器件,以及如何设计静电泄放通路进行了深入研究,提出了全芯片保护电路设计方案,并在0.6μm工艺上设计了测试芯片。测试结果表明,芯片的失效电压达到5。

关键词;全芯片保护

：,,s0.6μm5.

:

1引言

静电是一种普遍存在与大自然中的现象。在正确认识分子和原子结构以前，人们对静电的认识来主要自于生活经验，比如用毛皮摩擦橡胶棒或丝绸摩擦金属棒能够吸引/排斥不同的带电物体。无处不在的静电时时刻刻地影响着人类的生产生活，人们对静电所带来不利影响的认识，甚至要早于对静电本身机理的认识。

早在工业社会前的欧洲，就有因为在干燥冬季时人体毛发产生静电导致面粉磨坊爆炸的案例。电力革命后的数百年，人类开始理解、利用电子，并开始正确认识静电产生机理，提出了一系列防静电的防护方案(如空气加湿，使用防静电的地毯等)，有效保障了一些敏感机械设备或仪器(在固定环境下)的正常运行。随着电子信息时代的到来，过去需要在特定环境下才能使用的大型精密电子设备开始小型化，走向每个人的家庭、办公室，甚至每个人的口袋中。使用环境的多样化对静电防护工作提出了更高的要求:由于电子设备使用环境的多样性和随机性，企图通过从产生源头利用“堵”的方式消除静电变得十分困难。于是工程师们另辟蹊径，利用在目标电路外增加静电放电回路的方式，在终端将静电带来的电荷“梳”走。这在一定程度上减少了静电对电子设备的影响。

随着电子工业的迅猛发展，集成化的芯片开始逐渐代替过去的板级电路成为电子行业中的主角。但集成电路工艺的线宽较小，单器件尺寸小，电场密度高，这就注定了集成电路芯片相较于板级电路有着更弱的静电承受能力。而且随着如今工艺由微米量级向纳米量级过渡，制程进一步提升，单个器件所能承受的静电电压/电流值持续减小。另外低压、射频等特殊运用又对芯片静电防护提出了新的要求。在过去的一份统计中，每年半导体产业由于问题所带来的经济损失就高达数百亿美元。按照如今医院、高铁、飞机等公共服务设施中芯片使用的广泛程度，就算其中有万分之一的芯片受到静电的破坏而失效，都将造成恶劣的后果，对人们的生产生活甚至生命带来