原创力文档- 1、本文档共23页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
~~PC→AR→ABUSDBUS→DR→IRPC+1译码或测试0→ACIR→ARIR→ARIR→PCPC→ARAR→ABUSDBUS→DRRD→ALUALU→ACAR→ABUSAC→DRDR→DBUS~~~CLAADDSTAJMPNOP
FSM的解释IR=MEM[PC]R-typeA=R[rs]B=R[rt]S=AfunBR[rd]=SPC=PC+4S=AorZXR[rt]=SPC=PC+4ORiS=A+SXR[rt]=MPC=PC+4M=MEM[S]LWS=A+SXMEM[S]=BPC=PC+4BEQPC=Next(PC)SW“取指令”“译码”000000010100010101100111100010011010001110111100实际应加入中断
StateDiagramforst_machexample
modulestate_mach(clk,reset,input1,input2,output1); inputclk,reset,input1,input2; outputoutput1; regoutput1; reg[1:0]state; /*MakeStateAssigments*/ parameter[1:0]state_A=0,state_B=1,state_C=2;always@(posedgeclkorposedgereset) begin if(reset) state=state_A; else
/*DefineNextStateTransitionsusingaCase*/ /*StatementbasedontheCurrentState*/ case(state) state_A: if(input1==0) state=state_B; else state=state_C; state_B: state=state_C; state_C: if(input2)state=state_A; default:state=state_A; endcase end /*DefineStateMachineOutputs*/always@(state) begin case(state) state_A:output1=0; state_B:output1=1; state_C:output1=0; default:output1=0; endcase endendmodule
ArchitectureofaSimpleComputerSystem.
ComputerInstructionFormat.
BasicComputerInstructions.
AssemblyLanguage MachineLanguage
LOAD B 0211
ADD C 0012
STOREA 0110ExampleComputerProgramforA=B+C.
ProcessorFetch,DecodeandExecuteCycle.
DetailedViewofFetch,Decode,andExecutefortheSimpleComputerDesign.
DatapathusedfortheSimpleComputerDesign.Valuesshownafterapplyingreset.
RegistertransfersintheADDinstruction’sFetchState.
RegistertransfersintheADDinstruction’sDecodeState
文档评论（0）