基于FPGA的多核可扩展卷积加速器设计.pdfVIP

基于FPGA的多核可扩展卷积加速器设计.pdf

  1. 1、本文档共7页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

2021年6月计算机工程与设计June2021

第42卷第6期COMPUTERENGINEERINGANDDESIGNVol.42No.6

基于FPGA的多核可扩展卷积加速器设计

张坤宁,赵烁,孙庆斌,邓宁,何虎+

(清华大学微电子学研究所,北京100084)

摘要:为解决卷积神经网络计算效率和能效较低的问题,提出并设计一种使用定点数据作为输入的卷积加速器加速器

支持动态量化的8bits定点数据的卷积计算,通过采用分块计算的策略和改进的循环计算顺序,有效提高计算效率;支持

激活、批标准化(BN)、池化和全连接等计算;基于软硬件协同设计的思路,设计包含卷积加速器和ARM处理器在内的

SoC系统。提出一种将加速器进行多核扩展的方法,提高算力和移植便捷性。将加速器部署在XilinxZCU102开发板上,

其中单核加速器的算力达到了153.6GOP/S,在计算核数目增加到4个和8个的情况下,算力分别增至614.4GOP/s和

1024GOP/s。

关键词:卷积加速;数据复用;并行计算;多核扩展;软硬件协作

中图法分类号:TP332文献标识号:A文章编号:1000-7024(2021)06-1592-07

doi:10.16208/j.issnl000-7024.2021.06.012

DesignofCNNacceleratorwithmulti-coreVasedonFPGA

ZHANGKun-nin,ZHAOShuo,SUNQing-binDENGNin,HEHu+

(InstituteofMicroelectronicsTsinghuaUniversityBeijin100084,China)

Abstract:TosolvetheproblemoflowcomputationandenergyefficiencyofconvolutionalneuralnetworksaCNNhardwareac-

celerCtorbCsedonFPGAwCsproposed.ThecomputCtionofdynCmicClyquCntified8-bitsfixed-pointdCtCwCssupported.The

computationeficiencywasefectivelyimprovedbyadoptingatilingstrategyandoptimizedcircularcalculationorder.Calculations

suchasactivationbatchnormalization(BN)poolingandfulconnectionweresupported.Basedontheideaoftheco-designof

hardwareandsoftwareaSoCsystemincludinacceleratorandARMprocessorwasproposed.Astrategyformulti-coreexpan-

sionoftheacceleratorwasalsoproposedtofurtherincreasethecomputingperformanceandimprovetheconvenienceofdeployin

theacceleratorondiferentFPGAplatforms.TheacceleratorwasdeployedontheXilinxZCU102.Thecomputingperformance

ofone-coreacceleratorcanreach153.6GOP/s.Asthenumberofacceleratorcoreexpandstofourandeightthecomputin

perfo

文档评论(0)

movie + 关注
实名认证
文档贡献者

喜欢分享的作者

1亿VIP精品文档

相关文档