导师设计开题报告.pptx

毕业设计开题报告电子工程学院导师：袁晓光姓名：王蕾基于FPGA的任意波形信号发生器

目录课题的意义课题之前的研究课题现在要解决的问题工作思路和研究方案研究计划安排研究预期成果

课题的意义直接数字频率合成（DDS）是70年代初提出的一种以数字信号处理理论为基础，从相位概念出发，直接合成所需波形的一种新的全数字技术的频率合成方法，其数字结构满足了现代电子系统的许多要求，因而得到了迅速的发展。现场可编程门阵列（FPGA）的出现，改变了现代电子数字系统的设计方法，提出了一种全新的设计模式。本课题将研究结合这两项技术，开发一种新的任意波形发生器。

课题之前的研究1.基于DDS技术产生信号波形的原理以正弦信号为例，阐述DDS技术的基本原理。对于一个正弦信号：其相位为：在一个参考时钟周期T内，相位的变化量为：为了将其转化为数字量，将2π切割成2N等份作为最小量化单位，从而得到△θ的数字量M为：

课题之前的研究1.基于DDS技术产生信号波形的原理将相位转化为数字量以后，M——相位增量/频率控制字对频率控制字M进行简单的累加运算，就可以得到正弦函数的当前相位值。由相位查表得到幅值，输出信号幅值便得到了整个周期的波形。

课题之前的研究2.基于DDS技术产生信号波形的原理图示波器D/A转换器相位累加器RAM/ROMM频率控制字参考时钟CLKDDS核

课题之前的研究3.FPGA的基本工作原理及其原理图FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。CLB：可配置逻辑模块IOB：输入输出模块Interconnect：内部连线

课题现在要解决的问题1.对改善信号发生器的性能指标进行研究、分析。2.运用FPGA开发工具，进行任意信号波形发生器的相关逻辑电路的设计实现。3.对相关逻辑电路进行仿真，验证其性能。

工作思路和研究方案1、先要对信号产生的相关性能指标有清晰的理解与认知，才能对具体的应用进行透彻分析。2、根据系统框图，分步进行相关逻辑电路的设计,逐渐组合并实现其完整功能。3、对逻辑电路进行仿真与测试，逐渐完善系统，提高其性能。

研究计划安排起止时间工作内容12月1日--3月1日了解FPGA的基本工作原理、了解任意信号发生器的组成与工作原理，查询相关资料论文。3月2日--3月16日熟悉FPGA开发工具的使用方法，翻译外文资料。3月17日--4月27日设计基于FPGA的任意信号波形发生器的逻辑电路。4月28日--5月25日对逻辑电路进行仿真验证。5月26日--6月15日总结工作，撰写论文，准备答辩。

研究预期成果完成基于FPGA的任意信号波形发生器的逻辑电路的设计。对逻辑电路进行仿真与测试，提高其性能。根据研究内容撰写论文，顺利完成答辩。设计基于FPGA的任意信号波形发生器的逻辑电路。对逻辑电路进行仿真验证。总结工作，撰写论文，准备答辩。3.17—4.274.28—5.255.26—6.15主要内容预期结果时间节点

谢谢观看2016.03.10