CPLD技术设计数字时钟电子报告.pdfVIP

如文档对您有帮助，欢迎下载支持，谢谢！

课程设计

设计题目:数字电路

专业班级:07电气六2班

学生姓名:学号:

学生姓名:学号:

指导老师:

起止日期2010年1月8日到2010年1月19日

电气技术系

二零一零年十二月

1

如文档对您有帮助，欢迎下载支持，谢谢！

目录

1、摘要······································3

2、系统结构··································3

3、获取脉冲信号的方法························4

3.1、霍尔传感器······························4

3.2、光电传感器······························6

3.3、光电编码器······························7

4、硬件连接图及原理··························9

5、仿真······································10

6、PROTELDXP原理图·························11

7、PCB图···································13

8、CPLD芯片实物图·························14

9、硬件调试结果··························14

10、CPLD内部原理图·························14

11、课程设计实物图························16

12、元件清单································17

13、谢词····································18

2

如文档对您有帮助，欢迎下载支持，谢谢！

摘要

数字时钟是我们在生活中经常要用到的是生活中不可缺少的，学会使用

CPLD技术设计数字时钟具有很重要的意义，可以大大的节省成本。

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的

起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电

路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电

路构成数字钟。

要让数字时钟能计数，首先要解决是跳数和停止的问题。在使用模拟电

路制作数字时钟时用CPLD芯片来计数的方法，即将CPLD芯片和数码管的管

角相连，用按钮来控制数码管计数准确，用其来校准时间，使用蜂鸣器来模

拟数字时钟的整点报时，如此来控制设计的准确和完整。

3

如文档对您有帮助，欢迎下载支持，谢谢！

1总体设计方案

1.1设计目的

1.熟悉并且了解集成电路的引脚安排。

2.掌握每一块芯片的逻辑功能及使用方法。。

4.了解数字钟的组成及工作原理和分析方法。

5.熟悉分·时·秒数字时钟的设计绘图与线路板的制作

1.2设计指标

数字时钟的时间以24小时为一个周期；或者以24进制和

60进制的方法经过译码驱动部分来显示时、分、秒；用蜂鸣