七章接口中断技术.pptxVIP

第七章I/O接口和中断技术

汽车的例子

计算机接口电路

I/O接口解决的问题速度不匹配信号电平不匹配信号格式不匹配时序不匹配

I/O接口的定义I/O接口是连接外设和总线之间的逻辑电路的总称。CPUI/O外设I/O接口数据控制信号状态数据数据控制信号命令/控制微机中的I/O接口示意图：P279图7.1

I/O接口的主要功能数据缓冲打印机设备选择例如多个硬盘信号转换：TTL电平－电气信号串－并变换A/D,D/A对外设的控制和监测中断请求与管理可编程功能

I/O端口端口：命令口：用于接收来自CPU等主控设备的控制命令状态口：CPU通过查询状态口，了解I/O设备的工作现状数据口：在外设和总线间交换数据

I/O端口的编址方式与存储器统一编址优点：指令类型多，功能齐全较大的编址空间缺点：占用存储器的地址空间指令长度较长，执行的时间较长访问I/O和内存的指令相同，不易分清端口地址译码复杂

I/O端口的编址方式单独编址：不占用存储器地址需要专门的I/O命令优点：所需的地址线较少，地址译码器简单指令长度短，执行时间短端口操作指令和存储器操作指令区别明显，方便编程和阅读缺点：输出输入的指令数量较少CPU设计复杂

CPU与I/O接口之间传送信息的方式无条件传送P281图7.3程序查询传送P282图7.4,图7.5中断传送P283图7.6DMA(DirectMemoryAccess)外设－CPU－内存外设－内存

程序查询方式-外设未准备好输入设备8位数据锁存器8位三态缓冲器1位缓冲器DQR+5V地址译码状态信息去系统数据总线IORAENIORAENA9-A0Ready状态端口地址

程序查询方式-外设准备好输入设备8位数据锁存器8位三态缓冲器1位缓冲器DQR+5V地址译码状态信息去系统数据总线IORAENIORAENA9-A0Ready数据端口地址状态端口地址

查询程序wait1: movdx,s_port inal,dx testal,80h jzwait1 movdx,d_port inal,dx检查是否已准备好数据，如果未准备好，继续等待已准备好，从数据口读出数据读状态口数据

查询传送和中断传送方式的比较查询等待查询等待传送传送传送I/O工作I/O工作CPU外设CPU做其它工作中断传送处理I/O工作I/O工作CPU外设中断传送处理中断传送处理CPU做其它工作查询传送中断传送

DMA传送方式直接存储器存取方式在存储器与外设间进行直接数据交换由DMA控制器进行控制

DMA存储器CPUDMA控制器外设1.DRQ5.DACK2.HOLD3.HLDA4.MEMRI/OWABDBAEN0.初始化6.数据传送

I/O端口地址译码门电路(部分译码和全译码)译码器开关式可选择译码电路P287图7.10作业：计算地址范围

18六、I/O端口地址译码译码电路的两种译码方式固定式端口地址译码可选式端口地址译码译码电路的实现途径门电路译码译码器译码GAL、FPGA器件实现译码（译码电路对外可保密）

19六、I/O端口地址译码（续）★用门电路实现地址译码，有全译码和部分译码全译码电路：I/O所有地址线都参加译码的电路称为全译码电路。溢出的I/O地址是唯一的，不会产生地址重叠。部分译码电路：I/O地址线只有部分地址信号参加了译码的电路称为部分译码电路。译出的I/O地址有重叠。IOR和IOW、AEN等信号也可参加译码。

20六、I/O端口地址译码（续）I/O用门电路译码实例：（a）部分译码（b）全译码

21六、I/O端口地址译码（续）采用译码器可同时译出多个端口地址常用译码器有3-8译码器74LS138、4-16译码器74LS154，双2-4译码器74LS139等

22六、I/O端口地址译码（续）例：采用74LS138译码器实现全译码电路

23六、I/O端口地址译码（续）开关式可选择译码电路，读者可以计算译码器的地址范围