基于VHDL的数字时钟设计和时序仿真.pdfVIP

-.

毕业设计

基于VHDL的数字时钟设计

和时序仿真

学生：

学院：

专业：

指导教师：

年月

.-可修遍-

-.

目录

1引言……………………1

2设计概述………………2

3开发工具简介…………4

3.1VHDL语言简介……………………4

3.1.1VHDL发展史……………………4

3.1.2VHDL设计特点…………………4

3.1.3VHDL设计结构………………5

3.1.4VHDL设计步骤………………6

3.2QuartusII软件简介……………6

3.2.1QuartusII软件介绍…………6

3.2.2QuartusII软件设计流程……………………6

4数字时钟的设计要求和原理………8

4.1设计要求……………8

4.2设计原理……………8

5数字时钟模块化设计………………10

5.1分频模块…………11

5.2计时模块…………13

5.2.1秒计时模块……………………13

5.2.2分计时模块……………………15

5.2.3时计时模块……………………17

5.3报警模块…………18

.-可修遍-

-.

5.4数据选择模块………………20

5.5译码显示模块……………………22

6数字时钟模块化仿真………………24

6.1计时模块仿真图…………………24

6.1.1秒模块仿真图…………………24

6.1.2分模块仿真图…………………24

6.1.3时模块仿真图………………25

6.2报警模块仿真图…………………25

6.3数据选择模块仿真图……………26

6.4译码模块仿真图…………………26

6.5数字时钟整体仿真图……………27

7FPGA开发板实验……………………28

7.1芯片和器件选择…………………28

7.2外部电路接线……………………