集成电路制造工艺 课件 4集成电路设计与制造工艺概述.ppt

设计要求

设计与验证平台：MentorGraphics的集成电路设计与验证系列软件。工艺：采用mentor自带的0.13μm工艺库，p衬底n阱。*版图设计实例设计目标（1）设计一个带两级输出缓冲器的时钟发生器（单元名称：clkgenbuf）。两级缓冲器由两个倒相器串联而成，要求第一级倒相器的pmos宽长比为10:1，nmos为5:1，第二级倒相器的nmos宽长比为20:1，nmos为10:1。buffinv1inv2*设计目标（1）时钟发生器clkgen由一个两输入与非门和四级倒相器串联而成。该电路中的pmos宽长比为10:1，nmos为5:1。最后一级倒相器的输出反馈到与非门的一个输入，与非门的另一输入为外部触发信号trigger。triggerclkgeninv1inv1inv1inv1nand2*将两级缓冲器接到时钟发生器的输出端则构成带两级输出缓冲器的时钟发生器。triggerbuffclkgenclkgenbuf原理图Outinv1inv2inv1inv1inv1inv1nand2思考：如果希望增大本设计中的输出信号的周期，可以如何修改电路？****设计目标（2）

设计一款只读存储器芯片（ROM），它能够存储16个字节，每个字节8位。选项一：这个ROM可以作为查找表，实现Y=A3×B2，其中，A、B为0~3的整数（两位二进制数）。则此ROM存储的内容为：*位7位6位5位4位3位2位1位0字000111001字110011100字201011000字310001100字401010010字500000000字600110101字710110000字810000101字901101100字1011001000字1110100100字1210010000字1301001010字1401110110字1511111111选项二：存储的内容：*ROM储存阵列译码器输出缓冲译码器存储阵列*译码器波形版图*模板来自于*模板来自于*第4章集成电路设计与制造工艺概述概要介绍主要设计和基本工艺硅晶圆与晶圆片一、集成电路设计按设计途径分：正向设计、反向设计按设计内容分：逻辑设计、电路设计工艺设计、版图设计主要分类指由电路指标、功能出发，最后由由电路进行版图设计正向设计仿制原产品，确定工艺参数，推出更先进的产品。反向设计根据设计途径不同分类正向设计的设计流程为：根据功能要求画出系统框图，划分成子系统(功能块)进行逻辑设计，由逻辑图或功能块功能要求进行电路设计，由电路图设计版图，根据电路及现有工艺条件，经模拟验证再绘制总图工艺设计（如原材料选择，设计工艺参数、工艺方案，确定工艺条件、工艺流程）。如有成熟的工艺，就根据电路的性能要求选择合适的工艺加以修改、补充或组合。这里所说的工艺条件包含源的种类、温度、时间、流量、注入剂量和能量、工艺参数及检测手段等内容。反向设计（也称逆向设计）的设计流程为：第一步，提取横向尺寸。主要内容：打开封装放大、照相提取复合版图，拼复合版图提取电路图、器件尺寸和设计规则电路模拟、验证所提取的电路画版图。第二步，提取纵向尺寸。用扫描电镜等提取氧化层厚度、金属膜厚度、多晶硅厚度、结深、基区宽度等纵向尺寸和纵向杂质分布。第三步，测试产品的电学参数。电学参数包括开启电压、薄膜电阻、放大倍数、特征频率等。逆向设计在提取纵向尺寸和测试产品的电学参数的基础上确定工艺参数，制订工艺条件和工艺流程。根据设计内容不同分类04020103逻辑设计电路设计工艺设计版图设计电路设计抽象级别结构级系统级晶体管级器件物理级*前端设计后端设计集成电路设计流程设计目标芯片系统级设计电路原理图设计行为级/寄存器级/门级/晶体管级电路设计与仿真划分功能模块，系统级仿真功能与性能指标电路版图设计后仿真布局布线，规则验证寄生参数测试模拟集成电路设计数字集成电路设计*模拟集成电路设计模拟电路设计晶体管级原理图设计SPICE仿真按照规格要求，选用已用于工业的成熟模块，略微修改、组合成满足规格要求的电路。