数字钟设计_原创文档.pdfVIP

1引言

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式

时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿

命，已得到广泛的使用。数字钟的设计方法有许多种,例如,可用中小规模

集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所

需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等等。这些

方法都各有其特点，其中利用单片机实现的电子钟具有编程灵活，并便于

功能的扩展。

1.1设计目的

1.熟悉集成电路的引脚安排。

2.掌握各芯片的逻辑功能及使用方法。

3.了解面包板结构及其接线方法。

4.了解数字钟的组成及工作原理。

5.熟悉数字钟的设计与制作。

1.2设计内容及要求

1．设计指标

时间以24小时为一个周期；显示时、分、秒；有校时功能，可以分别对时及分

进行单独校时，使其校正到标准时间。

2．设计要求

画出电路原理图（或仿真电路图）；元器件及参数选择；电路仿真与调试；PCB

文件生成与打印输出。

3．制作要求自行装配和调试，并能发现问题和解决问题。

4．编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

2电路设计

2．1工作原理

数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时

电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定

计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号

送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉

冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制

计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将

“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器

显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去

触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调

整。其数字电子钟系统框图如下:

数字电子钟系统框图

2.2秒脉冲信号发生器

秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字

钟的质量。由振荡器与分频器组合产生秒脉冲信号。

振荡器:通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz

脉冲。其中555定时器如下所示

振荡器由555定时器构成。在555定时器的外部接适当的电阻和电容元件构

成多谐振荡器，再选择元件参数使其发出标准秒信号。555定时器的功能主要由

上、下两个比较器Ｃ1、Ｃ2的工作状况决定。比较器的参考电压由分压器提供,

在电源与地端之间加上ＶＣＣ电压,且控制端ＶＭ悬空,则上比较器Ｃ1的反相端

“-”加上的参考电压为2/3ＶＣＣ,下比较器Ｃ2的同相端“+”加上的参考电压为1/3

ＶＣＣ。若触发端Ｓ的输入电压Ｖ2≤1/3ＶＣＣ,下比较器Ｃ2输出为“1”电平,Ｓ

Ｒ触发器的Ｓ输入端接受“1”信号,可使触发器输出端Ｑ为“1”,从而使整个555电

路输出为“1”;若阈值端Ｒ的输入电压Ｖ6≥2/3ＶＣＣ,上比较器Ｃ1输出为“1”电平,

ＳＲ触发器的Ｒ输入端接受“1”信号,可使触发器输出端Ｑ为“0”,从而使整个555

电路输出为“0”。控制电压端ＶＭ外加电压可改变两个比较器的参考电压,不用时,

通常将它通过电容(0.01μＦ左右)接地。放电管Ｔ1的输出端Ｑ′为集电极开路输出,

其集电极最大电流可达50ｍＡ,因此,具有较大的带灌电流负载能力。若复位端Ｒ

Ｄ加低电平或接地,可使电路强制复位,不管555电路原处于什么状态,均可使它的

输出Ｑ为“0”电平。只要在555定时器电路外部配上两个电阻及两个电容元件,并

将某些引脚相连,就可方便地构成多谐振荡器。多谐振荡器的振荡频率可以由下

式估算：f0=1/T≈1/0.69(R1+2R2)C。若选R1=2kΩ，R2=5.1kΩ，要在输出端

得到频率为1Hz的时钟信号则C应选0.01μF。电路采用微调电位器，调节矩形

触发信号的输出频率，即可调整秒信号使电路更加准确，将误差调整到最小。

分频器:分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能

扩展电路所需要的信号，