- 1、本文档共10页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
计算机组成实验报告
——LAB3
1.实验要求
理解CPU控制器,ALU的原理
使用VerilogHDL进行逻辑设计
实现CPU控制器
实现ALU
2.实验原理
MIPS指令长为32位,所有指令可以分为R-format,I-format,Jump指令三
种类型,每种指令格式如下图所示:
Mips基本指令格式
一个简单的MIPS单周期处理器主要包括单元模块Ctr,ALU控制单元模块
AluCtr和ALU模块的实现。
其中,主控制单元输入为指令的opCode字段,即操作码。操作码经过主控
制单元的译码,给ALUCtr,DataMemory,Registers,Muxs等部件输出正确的控
制信号。
AluCtr根据主控制器的ALUOp来判断指令类型。根据指令的后6位区分
R-format指令。综合这两种输入,控制ALU做正确的操作。
ALU模块根据ALUCtr,对两个输入做对应的操作,aluRes输出结果。如果是
减法操作且结果为0,zero输出置为1。
2/10
3.实验设计
3.1Ctr模块
Ctr模块中opcode与控制输出编码关系如下:
则各类指令对应的操作码为:
故,本模块实现的基本思路为,设置宽度为6位的输入opCode,分别设置输
出信号regDst、aluScr、memToReg、regWrite、memRead、memWrite、[1:0]aluOp
与jump;之后对于每次opCode变化进行相应,根据不同的操作码改变输出信号。
3.2AluCtr模块
根据从Ctr模块得到的aluOp以及Instruction中后六位funct段来设置ALU的
控制位,具体对应关系如下:
3/10
故,该模块的实现思路为,分别输入2位aluOp以及6位funct,对应真值表
进行分析,相应输出aluCtr信号。
3.3Alu模块
根据aluCtr信号,参照以下真值表作出相对应的ALU操作:
故,本模块读入操作数1、操作数2,并在aluCtr指令下完成相应运算,结果
利用aluRes进行输出,若减法操作中得到0,则zero输出1。
4.核心代码及仿真结果
4.1Ctr模块
核心代码:
always@(opCode)
begin
case(opCode)
6b000010://jump
4/10
6b000000://R-format
6b100011://lw
6b101011://sw
6b000010://beq
default://othersallset0
endcase
end
仿真结果:
R-format
5/10
Jump
lw
6/10
sw
Branch
7/10
4.2AluCtr模块
核心代码:
always@(aluOporfunct)
casex({aluOp,funct})
文档评论(0)