数字电路实验 计数、译码、显示综合实验.pdf

数字电路与逻辑设计实验报告

实验八计数、译码、显示综合实验

姓名：黄文轩

学号

班级：光电一班

一、实验目的

1.熟悉中规模集成电路计数器的功能及应用。

2.熟悉中规模集成电路译码器的功能及应用。

3.熟悉LED数码管及显示电路的工作原理。

4.学会综合测试的方法。

二、实验器件

1.实验箱、万用表、示波器。

2.74IS160，74LS48,74LS20

三、实验预习

使用一个6进制和10进制级联实现60进制计数器，6进制计数器使用同步清零或异

步清零得到，同步清零使用状态数字5-1001，异步清零使用状态数字6-1010，得

到电路图如下：

①同步清零,接QA、QC至与非门，再接入置数端，置数输入为0000

使用Multisim模拟得到波形：

其中波形1~4为十进制计数器数据输出，5~8为六进制计数器数据输出，9为时钟信

号，10为六进制计数器时钟信号。

②异步清零，接QB、QC至与非门，再接入置数端，置数输入为0000

使用Multisim模拟得到波形：

波形顺序与上面相同

四、实验内容

1、实验目的

用集成计数器74LS160分别组成8421码十进制和六进制计数器，然后连接成一个60进

制计数器(6进制为高位、10进制为低位)。使用实验箱上的LED译码显示电路显示(注意

高低位顺序及最高位的处理)。用函数发生器的低频连续脉冲(调节频率为1-2HZ)作为计数

器的计数脉冲，通过数码管观察计数、译码、显示电路的功能是否正确。

2、设计过程

——————

连接10进制计数器时，CET、CEP、R、PE接1，CLK接时钟脉冲。连接6进制计数

——————

器时，CET、CEP接1，R、PE根据同步还是异步根据上图连接。级联两个计数器时，

将10进制计数器的进位输出TC反相后接入六进制计数器的CLK输入端，以获取从1001

变化到0000时刻的上升沿。

五、测试过程

正式实验时使用了异步和同步两种清零的方法

异步：

实验接线图：

实验波形图：

其中上两个波形是时钟信号和六进制计数器时钟信号。中间四个波形是十进制计数器数据

输出，后三个波形是六进制计数器数据输出Q2、Q1、Q0

同步：

实验接线图：

实验波形图：

波形顺序与上面相同，但由于是同步置数使六进制计数器清零，计数器不会进入6(0110)

状态，也就不会有异步时出现的竞争冒险现象。

六、总结

①实验中异步清零的电路存在潜在的风险，六进制74LS160的输出端由3(0011)变化到

4(0100)的过程中,由于Q1端从从1变到0，Q2端从0变到1，在变化的过程中，与非

门有可能会将Q1和Q2均识别为1，进而使得MR清零端生效，导致误清零。应等待波

形稳定后再清零，所以同步清零优于异步。此外异步清零在波形上也有明显的竞争冒险现象，

在生产中应尽量使用同步清零的方法。

②对于计数规模小的计数器我们使用集成触发器来设计计数器，但是如果计数器的规模达到

十六个以上（如六十进制）时，如果还是用集成触发器来设计的话，电路就比较复杂了。在

这种情况下，我们可以用集成计数器来构成任意进制计数器。利用集成计数器的清零端和置

数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法.

③对已有信号，可以使用反相器将上升沿转为下降沿以供芯片使用，反之亦然。