- 1、本文档共77页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
指令流水线基本概念谭志虎
单周期MIPS关键路径---LW指令CLK指令字4PC+420:1625:21SignExtendSignImm01012+PCBranchSrcBSrcAALUResultWriteDataReadDataWriteBackData++BranchAddressCLKPC+4rsrtrdCLK指令字4PC+420:1625:2115:1115:0SignImm+PCBranchSrcAALUResultWriteDataReadDataWriteBackData++BranchAddressPC+4rsrtALU0101RDA指令存储器ALU01Tclk_to_qTregfile_readTmemTaluTmemTmuxTsetupR1#R2#W#WDWE寄存器堆R1R2CLKRDA指令存储器SignExtendWERDA数据存储器WDPCPC性能取决于最慢的指令,时钟周期过长
MIPSCPU实现方案单周期方案性能受限于最慢的指令结构简单,实现容易多周期方案传统多周期提升性能,复用器件异步控制,变长指令周期指令流水线多指令并行,提升性能部件并发
单周期指令运行动态IFIDEXMEMWBI2I1取指译码执行访存写回数据通路细分为5段,总时长为1个时钟周期=5T取指令IF(InstructionFetch)指令译码ID(InstructionDecode)执行运算EX(Execution)访存阶段MEM结果写回WB(WriteBack)
单周期时空图I2I1时间tIFIDEXMEM空间sI2I1I1I1I1I2I2I2WBI1T2T3T4T5T6T7T8T9T10T0完成n条指令需要5nTI2
多周期指令运行动态IFIDEXMEMWBbeqlw取指译码执行访存写回Jaddsw数据通路细分为5段,可复用功能部件LW指令 5个时钟周期BEQ指令 3个时钟周期ADD指令 4个时钟周期J指令 3个时钟周期
多周期时空图Iw时间tIFIDEXMEM空间sIwIwIwIwbeqbeqbeqWBaddaddaddaddI3I2T2T3T4T5T6T7T8T9T10T011T12T完成n条指令时间与指令有关I1
流水线指令运行动态IFIDEXMEMWBI9I8I7I6I5I4I3I2I1取指译码执行访存写回数据通路细分为5段,各段完全并发取指令IF(InstructionFetch)指令译码ID(InstructionDecode)执行运算EX(Execution)访存阶段MEM结果写回WB(WriteBack)
指令流水线时空图I1I2I3I4I5I6I7I8I9I1I2I3I4I5I6I7I8I1I2I3I4I5I7I7I1I2I3I4I5I8I1I2I3I4I5时间tIFIDEXMEM空间sWBI5I1I2I3I4完成n条指令的时间=完成第一条指令时间5T+(n-1)*T=(n+4)TT2T3T4T5T6T7T8T9T0
理想流水线适用范围工业自动化流水线指令流水线?理想流水线特征阶段数相同:所有加工对象均通过同样的工序(阶段)不同指令阶段数不同段时延相同:各段传输延迟一致,不能有等待现象,取最慢的同步取指,访存段最慢无资源冲突:不同阶段之间无共享资源,各段完全并发取指令、取数存在内存争用无段间互锁:进入流水线的对象不受其他阶段的影响多条指令间存在相关和依赖Microprocessor?withoutinterlockedpipedstages(MIPS)
指令流水线的相关、冲突、冒险(hazard)资源相关争用主存:IF段取指令、ID段取操作数争用ALU:多周期方案中计算PC、分支地址,运算指令解决方案:增加部件消除分支相关提前取出的指令作废,流水线清空流水线发生中断数据相关指令操作数依赖于前一条指令的执行结果ADD$s1,$s2,$s3引起流水线停顿直到数据写回ADD$s4,$s1,$s3
谭志虎下节课再见…stan@hust.edu.cn
理想指令流水线设计谭志虎
理想指令流水线设计理想流水线关键问题阶段数相同:所有加工对象均通过同样的工序(阶段)不同指令阶段数不同,让所有指令均经过5个阶段,部分阶段可能不工作段时延相同:各段传输延迟一致,不能有等待
文档评论(0)