EMC电机设计概要(中文版).pdfVIP

主題：EMC電機設計概要

壹、由積體電路IC設計來減少輻射

【1】減少IC封裝外殼的天線效應，來減少輻射的方法

1.使用堅強接地平面的封裝外殼

2.使用遮蔽性完整的封裝外殼

3.使用低感應性的封裝外殼

4.使用最小的封裝外殼

5.靠近Clock的電路，使用多點接地，以便形成最短的信號回返路徑

6.藉由整合同類信號與電源群聚佈線，以分開輻射源減少輻射

【2】降低時序頻率信號能量

1.使用最低的clock頻率，做為系統之時序信號

2.使用最低的clock頻率，做為I/O裝置之時序信號

3.使用最低能量的推動級（DriveIC）：低電壓，低電流，低頻率，低消耗的IC

4.寧可使用較小能量的clockdriver分佈於近各個被驅動的電路，去取代統一的較大能量clock

driver

5.在不同電壓電路，使用不同的clockdriver

6.使用有電流限制的組件，去限制電流量的變化

7.減少不必要的Trace以降低其輻射能量

貳、由印刷電路板P.C.B設計減少輻射

【1】完美的元件擺設

1.任何震盪器（Crystal,OscillatorChip）的位置，必須遠離I/Odevice或P.C.B板的邊緣至少1.0

inch

2.P.C.B至少使用四層板，其中較大的noise元件應盡量靠近”地”層

3.所有的clock信號，必須越短越好

【2】完美的clocklayout

1.clock信號必須先行走線，以得到最佳的走線路徑

2.clock信號必須越短越好，且信號線不可以有殘餘無用的走線，尤其是製作測試點時，應運用

本身的走線避免尖端再引出，要特別留意此錯誤的發生

3.clock信號應該用接地面或線包圍，而此接地不可以有間斷，且此接地從頭到尾應盡量靠近

clock信號，亦頭尾兩端點必須以through-hole打入地層

4.clock信號應遠離P.C.B邊緣或其截斷面，其規則如下：

a.小的P.C.B（小於15英吋平方）最少約0.25inch遠

b.大的P.C.B（大於或等於15英吋平方）最少約1.0inch遠

5.避免使用90度的clockTrace以45度或圓弧Trace取代

6.預留平滑電阻電容位置，且越靠近於clock信號越好

a.假如clockTrace分佈是星狀排列的Layout方式，請使用Chip或串聯電阻排於信號源

b.假如clockTrace分佈是星狀排列的Layout方式，請使用分離式各別電阻在每個clock信

號的源頭

c.Clockchip或Chipset要有展頻(SpreadSpectrum)的功能,一般可把EMI的幅射強度至少

降低10~15dB的幅射量.

【3】使用反交連電容

1.反交連電容位置盡可能放在IC作用點上，既VccPin和GroundPin間最短的路徑

2.反交連電容兩端的引線越短越好，兩端總長避免超過0.1inch電容與VccPin或GroundPin

連接後隨既打Troughhole到內層

3.每一反交連電容的接地端，應提供最少2點以上的Troughhole接地孔點，3點以上更好

4.反交連IC位置，應注意以下幾點：

a.反交連電容位置，應對應於Vcc和Ground間

b.假如一個IC有多組電源，反交連電容應圍繞分散於此IC，並近VccPin和GNDPin間

c.假如此IC有多組輸出裝置，請分別使用反交連電容在各組的Pin上

d.不可以只放置反交電容在電源或I/O裝置的一邊，應平均安置各處

e.不可以放置同值的另一個反交電容於某一反交電容旁，除非絕對必要

5.反交連I/O共同模組的雜訊

於適當位置加入一旁路電容，且於此電容的接地端點接地，並適當選擇或填滿此接地點

6.假如填滿接地點是有效可行的，連接此至反交連電容的接地端

【4】電源Vcc層適當的設計

1.縮