嵌入式系统与原理基础部分材料考试带.pptxVIP

脉宽调制器PWM

PWM简介

脉宽调制PWM（PulseWidthModulation)是一种对模拟信号电平进行数字化编码的方法。在脉宽调制中使用高分辨率计数器来产生方波，并且可以通过调整方波的占空比来对模拟信号电平进行编码。PWM通常使用在开关电源和电机控制中。高电平的时间可以编程。

PWM简介

LM3S9B96的脉宽调制器（PWM）模块包含有4个PWM发生器和一个控制模块。每个PWM发生器模块包含1个定时器（16位递减或先递增后递减计数器）、2个比较器、1个PWM信号发生器、1个死区发生器以及一个中断/ADC触发选择器。而控制模块决定了PWM信号的极性，以及将哪个信号传递到管脚。每个PWM发生器模块产生两个PWM信号，这两个PWM信号可以是独立的信号（基于同一定时器因而频率相同的独立信号除外），也可以是一对插入了死区延迟的互补信号。PWM发生器模块的输出信号在传到器件引脚之前由输出控制模块管理。

PWM定时器

PWM定时器有两种工作模式：递减计数模式和先递增后递减计数模式。在递减计数模式中，定时器从装载值开始计数，计数到零时又返回到装载值并继续递减计数。在先递增后递减计数模式中，定时器从0开始往上计数，一直计数到装载值，然后从装载值递减到零，接着再递增到装载值，依此类推。通常，递减计数模式是用来产生左对齐或右对齐的PWM信号，而先递增后递减计数模式是用来产生中心对齐的PWM信号。

PWM定时器相关寄存器

PWM发生器控制寄存器，PWMnCTL（n=0,1,2,3）该寄存器用来对PWM信号发生模块进行配置。寄存器更新模式、调试模式、计数模式以及模块使能模式都是通过这些寄存器来控制的。PWM模块可以产生两个独立的PWM信号（来自同一个计数器）或一对添加了死区延迟的PWM信号。PWM0模块产生PWM0和PWM1输出，PWM1模块产生PWM2和PWM3输出，PWM2模块产生PWM4和PWM5输出，PWM3模块产生PWM6和PWM7输出

PWM定时器相关寄存器

PWM装载值寄存器，PWMnLOAD（n=0,1,2,3）该寄存器包含PWM计数器的装载值。根据计数模式，该值可在计数器到达零之后加载到计数器中，或在计数器递减到零之后，作为递增计数的界限。如果装载值更新模式为立即模式，则在下一次计数器到达零时使用该值。如果为同步模式，则在通过PWM主控制寄存器（PWMCTL）请求了同步更新之后，下一次计数器到零时使用该值。如果在实际更新装载值之前重写该寄存器，则之前的值会丢失，尽管它还没有被采用。

PWM定时器相关寄存器

PWM当前计数值寄存器，PWMnCOUNT（n=0,1,2）该寄存器包含PWM计数器的当前值。当该值与装载寄存器的值相等时，产生一个脉冲，该脉冲能够驱动PWM信号的产生，驱动中断或ADC触发。当该值为零时，将产生具有相同功能的脉冲。

PWM比较器

每个PWM发生器含两个比较器，用于监控计数器的值；当比较器的值与计数器的值相等时，比较器会输出一个宽度为单个时钟周期的高电平脉冲。在先递增后递减计数模式中，比较器在递增和递减计数时都要进行比较，因此，它必须通过计数器的方向信号来限定。这些限定脉冲可在生成PWM信号的过程中使用。如果任一比较器的值大于计数器的加载值，则该比较器永远不会输出高电平脉冲。

PWM比较器

PWM递减计数模式PWM先递增后递减技术模式

PWM信号发生器

PWM发生器捕获这些脉冲（由方向信号来限定），产生2个PWM信号。在递减计数模式中，能够影响PWM信号的事件有4个：归零、加载、匹配A递减和匹配B递减。在先递增后递减计数模式中，能够影响PWM信号的事件有6个：归零、加载、匹配A递减、匹配A递增、匹配B递减和匹配B递增。当匹配A或匹配B事件与零或加载事件重合时，它们可以忽略。如果匹配A与匹配B事件重合，则第一个信号PWMA只根据匹配A事件生成，第二个信号PWMB只根据匹配B事件生成。各个事件在PWM输出信号上的影响都是可编程的：可以保留（忽略该事件），可以翻转，可以驱动为低电平或驱动为高电平。这些动作可用来产生一对不同位置和不同占空比的PWM信号，这对信号可以重叠或不重叠。

PWM信号发生器下图所示为在先递增后递减计数模式下产生的一对中心对齐、具有不同占空比的重叠PWM信号。第一个PWM发生器设置为在出现匹配A递增事件时驱动为高电平，出现匹配A递减事件时驱动为低电平，并忽略其他4个事件。第二个发生器设置为在出现匹配B递增事件时驱动为高电平，出现匹配B递减事件时驱动为低电平，并忽略其他4个事件。

PWM死区发生器

PWM发生器所产生的2个PWM信号会传递到死区发生器。如果死区发生器禁止，则PWM信