- 1、本文档共14页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
AD转换范文4篇(全文)AD转换范文(精选4篇)
AD转换第1篇
随着现代电子技术的应用和发展,越来越多的电子应用由模拟系统向数字系统转变,而A/D转换器作为模拟系统和数字系统的界面,承担着将模拟信号转变为数字信号的任务,在一些多路信号采集系统和实时数字信号处理系统中,A/D转换的多路扩展、高精度、低成本、实时性显得越来越重要。在一般的信号采集系统中,往往由单片机对A/D转换器进行控制,增加了CPU的负担,降低了CPU的工作效率,大大影响信号采集的实时性。
FPGA的高集成度和高速的特性,使之相对于单片机,更适合于对A/D转换的高速控制,而且还可以把采样数据实时存储。基于此,设计了一种基于FPGA的A/D转换控制器,利用FPGA直接控制AD7822芯片对模拟信号进行采样,采集速度可达1MB/s,然后将转换好的8位二进制数据迅速存储到SRAM中,从而提高了采样的实时性、减轻了主CPU的运行负担。
1AD7822介绍
AD7822是AnalogDevices公司推出的一种8-bitA/D转换器。单极性输入,采样分辨率8Bit,并行输出;内含取样保持电路,以及可选择使用内部或外部参考电压源,具有转换后自动Power-Down的模式,电流消耗可降低至5μA以下。转换时间最大为420ns,SNR可达48dB,INL及DNL都在±0.75LSB以墙。可应用在数据采样、DSP系统及移动通信等场合。
1.1AD7822的引脚功能
VIN1:模拟信号输入端;
Vref:参考电压输入输出端,可使用片上参考电压,也可外接参考电压;
CS:片选端,低电平有效;
DB0-DB7:并行数据输出端,一般处于高阻态,当RD和CS变低有效时,数据才被放到数据总线上;
CONVST:逻辑输入信号,在该信号的下降沿(至少保持20ns低电平)启动8-bit模数转换,进入hold模式,转换开始后120ns再次进入track模式。转换结束时检测CONVST信号的状态,若为低,则芯片将powerdown。
E0C:逻辑输出。该信号表明转换什么时候完成,可在转换完成时用于微控制器的中断信号或将数据锁存到门阵列。
PD:逻辑输入,将该信号拉低可使AD7822处于Power-Down模式,当PD变成高电平时ADC上电。
RD:逻辑输入信号,该信号用于使输出缓冲器退出高阻状态,并驱动数据到数据总线上。只有RD和CS都为逻辑低时数据总线方可使用。
VDD:电源输入端,3V+10%或5V+10%;
AGND:模拟地;
DGND:数字地。
1.2AD7822的操作模式及转换时序
AD7822有两种可能的操作模式:高速采样模式和自动Power-Down模式。在高速采样模式下,两次转换之间AD7822不会power-down,因此可以达到较高的吞吐率;而在自动
PowerDown模式下,转换结束后AD7822会自动powerdown,这对于功耗敏感的应用比较有利。设计中采用高速采样模式,基本时序如图1所示。
1.3AD7822与FPGA的硬件电路图
如图2所示,在本系统中,AD7822的VDD采用3V电源供电,这样数据总线可以直接与FPGA(FPGA引脚的逻辑电平为3V)连接,无需电平转换。参考电压源Vref为+2.5V,由AD780产生。
偏置电压输入引脚Vmid悬空,即Vmid缺省为1V。这种情况下,AD7822可以处理的模拟信号范围为0~2V,即模拟输入信号经运放处理,转换到0~2V范围内之后,再输入AD7822的VIN1引脚。本文利用Tektronix公司的AWG5012B任意波形发生器产生0~2V的波形信号作为信号源。为避免AD7822因外界干扰进入非法状态或Powerdown,将AD7822的控制引脚CONVST和PD上拉。
2AD7822控制器的设计
本设计采用FPGA芯片EP1C12来对AD7822进行采样控制,并将转换得到的数据存储到SRAM中去。用FPGA设计的采样控制器AD_CONTROLLER的接口电路如图3所示。
AD_CONTROLLER的输入时钟clk取50MHz,在该时钟的作用下,利用有限状态机,控制nconvst、adc_cs、adc_rd信号的状态,从而完成A/D转换及转换结果的存储。start为AD_CONTROLLER的启动信号,外接按键,当按键PBO按下(start为0)时,AD_CON
文档评论(0)