eda提高实验综合设计报告键盘接口.pdfVIP

1.概述

设计FPGA逻辑，实现PS/2键盘接口通信。通过DE0开发板上的两个七段

显示数码管(HEX1和HEX0)可以将FPGA接收到的键盘扫描码显示出来。

所用软件工具为Altera公司的QuartusII13.1开发工具和Mentor公司

的-Altera13.1仿真工具，所用的硬件平台为友晶公司DE0实验板。

2.实现原理

实现原理见图1

3.实现方法

3.1本设计实现方案分析

为了实现实验要求，整个系统应该由分频器，数码管显示模块、模块、

数据转换ASCII码模块逻辑电路构成。

3.2本设计实现框图

图1原理框图

4.实现过程

4.1各模块具体实现

1.分频器

频器实际上是一个具有某个模值的计数器，其作用为当计数器计数到模值时，

对计数器寄存器进行操作，并对输出时钟寄存器进行翻转操作。

分频器的模值计算为

系统时钟频率期望输出时钟频率

分频器模值=−1

2

当分频望输出频率为1Hz时，分频器模值为DE0开发板上的

系统时钟频率为50MHz)。值得注意的是，为了保证分频器正常工作，计数器寄存

器所能表示的最大值必须大于分频器模值。分频器产生的频率越低，计数器寄存

器所需的位数越多。这里计数器寄存器的位数设定为32位，这时计数器

寄存器可表示的最大数值为232−1=，能够满足分频器输

出1Hz的要求。

2.其余模块的具体实现见附录代码。

4.2关键模块仿真波形

5.实现结果

经实验验收可知，实验结果与预期一致，完成实验基本要求。

6.结论

通过此次实验设计，加深了对EDA实验的认识与了解，熟悉了QuartusII13.1

和-Altera13.1的使用，增加了FPGA逻辑开发与仿真的相关经验，受

益匪浅。

7.参考文献

[1]、，数字电路与EDA实验，西安大学，2017年8月

[2]，基于VHDL与QuartusII软件的可编程逻辑器件应用与开