- 1、本文档共11页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
思考题:
题3.1.1组合逻辑电路在结构上不存在输出到输入的,因此状态不影响状态。
答:反馈回路、输出、输入。
题3.1.2组合逻辑电路分析是根据给定的逻辑电路图,而确定。组合逻辑电路设计是根据给定组
合电路的文字描述,设计最简单或者最合理的。个人收集整理勿做商业用
途
答:逻辑功能、逻辑电路。
题3.2.1一组合电路输入信号的变化顺序有以下三种情况,当时,将可能出现竞争冒险。
()→→→()→→→()→→→
A00011110B00011011C00101101
答:B
题3.2.2清除竞争冒险的常用方法有(1)电路输出端加;(2)输入加;
()增加。
3个人收集整理勿做商业用途
答:电容,选通脉冲,冗余项。
题3.2.3门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。()
答:×
题根据毛刺产生的方向,组合逻辑的冒险可分为冒险和冒险。答:型、型。
3.2.410
题3.2.5传统的判别方法可采用和法来判断组合电路是否存在冒险。答:代数法、卡诺图。
题3.3.1进程行为之间执行顺序为,进程行为内部执行顺序为。答:同时、依次。
题3.3.2行为描述的基本单元是,结构描述的基本单元是。答:进程、调用元件语句。
题3.3.3结构体中的每条VHDL语句的执行顺序与排列顺序。
答:无关
题3.4.1串行加法器进位信号采用传递,而并行加法器的进位信号采用传递。
()超前,逐位()逐位,超前()逐位,逐位()超前,超前
ABCD
答:B
题3.4.2一个有使能端的译码器作数据分配器时,将数据输入端信号连接在。答:使能端
题3.4.3优先编码器输入为(优先级别最高),输出为、、(为高位)。当
IIIFFFF
0702102
使能输入S0,III0时,输出FFF应为。个人收集整理勿做商业用途
156210
答:110
题3.4.4用4位二进制比较器7485实现20位二进制数并行比较,需要片。答:5
题3.4.5数据分配器的结构与相反,它是一种输入,输出的逻辑电路。从哪一路输出取决于。
个人收集整理勿做商业用途
答:数据选择器、1路、多路、地址控制端。
题3.4.6一个十六路数据选择器,其地址输入端有个。
答:4
题3.4.7采用4位比较器7485对两个四位二进制数进行比较时,先比较位。
()最低()次高()次低()最高
ABCD
答:D
29/12
题3.4.8使能端的作用是和。
答:克服竞争冒险、功能扩展。
题3.4.9在下列逻辑电路中,是组合逻辑电路的有___________。
()译码器()编码器()全加器()具有反馈性能的寄存器
文档评论(0)