ARM课件第2章 ARM技术与ARM体系结构(1).pptVIP

ARM状态下的寄存器组织2.分组寄存器R8~R14对于分组寄存器，它们每一次所访问的物理寄存器与处理器的当前运行模式有关。分组寄存器R8～R14取决于当前的处理器模式，每种模式有专用的分组寄存器用于异常处理。寄存器R8～Rl2可分为两组物理寄存器。一组用于FIQ模式，另一组用于除FIQ以外的其他模式。第1组访问R8_fiq～R12_fiq，允许快速中断处理。第二组访问R8_usr～R12_usr，寄存器R8～R12没有任何指定的特殊用途。为什么要分组呢？ARM状态下的寄存器组织2.分组寄存器R8~R14寄存器R13、R14可分为6个分组的物理寄存器。1个用于用户模式和系统模式，而其他5个分别用于svc、abt、und、irq和fiq五种异常模式。ARM状态下的寄存器组织2.分组寄存器R8~R14寄存器R13通常用作堆栈指针，称作SP。每种异常模式都有自己的分组R13。通常R13应当被初始化成指向异常模式分配的堆栈。在入口处，异常处理程序将用到的其他寄存器的值保存到堆栈中；返回时，重新将这些值加载到寄存器。这种异常处理方法保证了异常出现后不会导致执行程序的状态不可靠。ARM状态下的寄存器组织2.分组寄存器R8~R14寄存器R14用作子程序链接寄存器，也称为链接寄存器LR（LinkRegister）。当执行带链接分支(BL)指令时，得到R15的备份。在其他情况下，将R14当做通用寄存器。当中断或异常出现时，相应的分组寄存器R14_svc、R14_irq、R14_fiq、R14_abt和R14_und用来保存R15的返回值。程序状态寄存器ARM处理器程序状态寄存器包括CPSR（当前程序状态寄存器）和SPSR（备份程序状态寄存器）。CPSR可以在任何处理器模式下被访问，SPSR是每一种异常模式下专用的物理状态寄存器，当特定的异常中断发生时，用于存放CPSR的内容，在异常退出时，可以用SPSR中保存的值来恢复CPSR。32位的程序状态寄存器分为四个域：控制域、扩展域、状态域和标志域。程序状态寄存器条件位：N=1-结果为负,0-结果为正或0Z=1-结果为0,0-结果不为0C=加法：1-进位减法：0-借位V=1-结果溢出，0结果没溢出Q位：仅ARM5TE/J架构支持指示增强型DSP指令是否溢出2731NZCVQ2867IFTmode162381554024UndefinedJJ位仅ARM5TE/J架构支持J=1:处理器处于Jazelle状态*TM**TM第2章ARM技术与ARM体系结构本章主要介绍ARM处理器的产生及版本发展历史，以及各个版本的典型处理器及应用情况和性能分析；ARM处理器的内核编程结构，重点分析了ARM7TDMI-S、ARM9TDMI两种结构；ARM处理器的工作模式及寄存器组织结构，分析了在什么情况下进入到相应的工作模式；ARM处理器支持的内存数据存储格式，分为大端格式和小端格式；最后介绍了ARM7的三级流水线运行机制和ARM9的五级流水线运行机制。内容提要2．1ARM体系结构版本与内核2．2ARM内核模块2．3ARM处理器的工作模式2．4ARM内部寄存器2．5ARM异常处理2．6存储方式与存储器映射机制2．7ARM流水线技术分析2.1ARM体系结构版本与内核第一片ARM处理器是1983年10月到1985年4月间在位于英国剑桥的AcornComputer公司开发1990年，苹果电脑、AcornComputer、VLSITechnology合资成立ARM公司。推出了世界上首个商用芯片RISC处理器。ARM公司只出售ARM核心技术授权，采用ARM授权的主要半导体公司有Samsung、Intel、Philips、Motorola、Atmel等。第一阶段： 版本V1、V2、V3这3个早期ARM版本功能单一，没有大范围占领市场，主要是处于开发和实验阶段第二阶段： 从ARM4开始，ARM体系结构处于完善和提高阶段版本4与以前版本相比增加了下列指令:有符号、无符号的半字和有符号字节的load和store指令。增加了T变种，处理器可以工作于Thumb状态，在该状态下的指令集是16位的Thumb指令集。增加了处理器的特权模式。在该模式下，使用的是用户模式下的寄存器。版本5主要由两个变型版本5T、5TE组成相比与版本4，版本5的指令集有了