APEX系列产品课件.pptVIP

ESB輸入能夠由相鄰的局部互連驅動，局部互連可以由MegaLAB或FastTrack輪流驅動。由於ESB能夠被局部互連驅動，因此相鄰的LE能夠直接驅動它以快速接入記憶體。ESB的輸出驅動MegaLAB互連和FastTrack互連。另外，為了快速連接到相鄰的LE或快速回饋到乘積項邏輯，10個ESB的輸出都驅動局部互連，並且其中有九個ESB的輸出匯流排是唯一的。在實現記憶體時，每個ESB都能配置成下列尺寸的任何一種：128×16、256×8、512×4、1024×2、2048×1。QuartusⅡ軟體可以自動將多個ESB組合成更大的記憶體。例如，2個128×16的RAM塊可組成一個128×32的RAM塊，2個512×4的RAM塊可組成一個512×8的RAM塊。RAM塊最多可形成2048字深（度），每個ESB能實現2048字深（度）而不影響性能。ESB以並行方式使用，不需要任何外部控制邏輯，避免了相關延時的產生。為了配置一個超過2048字深度的高速RAM塊，可用ESB驅動三態匯流排。每一個三態匯流排都與一列MegaLAB結構中的所有ESB相連，並通過這個列來驅動MegaLAB互連和行、列FastTrack互連。每個ESB都結合一個可編程解碼器來選通三態驅動器。例如，可使用四個ESB構成一個8,192字深的記憶體。其中11根地址線驅動ESB記憶體地址；多於兩個的地址線驅動三態解碼器，通過選擇2048位元組記憶體頁面來打開相應的ESB，驅動輸出到三態匯流排上sQuartusⅡ軟體會自動組合ESB和三態匯流排來形成更大容量的記憶體模組。內部三態控制邏輯已被設計好，不會出現內部競爭和懸浮線。用多個ESB實現深存儲度RAM的結構如圖2.2.22所示。圖2.2.22用多個ESB實現深存儲度RAM的結構ESB可以實現兩種方式的雙口記憶體，即讀／寫時鐘方式和輸入／輸出時鐘方式。ESB也可用作兩個端口都能同時讀和寫的雙口雙向記憶體。為了實現這種類型的雙口記憶體，需要兩個或四個ESB來支持兩個同時進行的讀或寫操作。用ESB實現雙口RAM的功能如圖2.2.23所示。圖2.2.23用ESB實現雙口RAM的功能（1）讀／寫時鐘方式讀／寫時鐘方式包括兩個時鐘：一個時鐘控制所有與寫有關的寄存器，如數據輸入,we（wren）和寫地址；另外一個時鐘控制所有與讀有關的寄存器，如讀使能(rden)讀地址和數據輸出。ESB也支持時鐘使能信號(clken)和非同步清除信號，這些信號也可獨立控制寄存器的讀和寫。讀／寫時鐘方式通常用於系統讀寫頻率不一致的場合。APEX系列產品1.主要技術特性APEX20K／APEX20KC／APEXⅡ系列器件具有多核結構，多核結構集成了乘積項、查找表和嵌入式記憶體。使用查找表邏輯實現增強型寄存器功能；查找表結構能有效實現數據通道、增強型寄存器、數學運算及數字信號處理器等設計；使用嵌入式系統塊（ESB）實現多種存儲功能，包括FIFO、雙端口RAM及內容可尋址記憶體（CAM）；使用乘積項邏輯實現組合功能。乘積項結構適用於實現複雜組合邏輯（如狀態機）；乘積項和查找表結構與存儲功能、多核結構及AMPP功能相結合，使得APEX系列器件成為目前唯一支持“可編程單晶片系統SOPC”的器件。APEX系列器件支持先進的I／O標準和內容可尋址記憶體（CAM）並具有更多的全局時鐘數、增強的“時鐘鎖定”時鐘電路等附加特性。靈活的帶四個鎖相環的時鐘管理電路：片內時鐘樹型分佈，多達8路的全局時鐘信號，時鐘鎖定功能可減小延時和相差，時鐘自舉功能可提供時鐘分頻器和倍頻器，時鐘轉換編程支持時鐘相位和時鐘延時轉換。APEX系列器件具有4級連續式延時可預測的快速通道互連，實現快速加法器、計數器和比較器的專用進位鏈，實現高扇入邏輯功能的專用級聯鏈。交織式局部互連結構允許一個邏輯單元通過快速局部互連驅動其他29個邏輯單元。APEX系列器件的配置通常是在系統上電時，通過存儲一個Altera串行PROM中的配置數據或者由系統控制器提供的配置數據來完成。Altera提供ISP串行數據配置晶片，如EPC1、EPC2、EPC16；APEX系列器件具有優化的介面，允許微處理器串行或並行，同步或非同步對其進行配置，微處理器將APEX20K作為記憶體對待，重新配置也很容易。APEX系列器件被配置後，可以通過重新複位器件、加載新數據的方法實現線上可配置。APEX20K／APEX20KC／APEXⅡ系列產品具有144～1020個引腳等多種封裝形式，用戶可任意選擇。APEX系列器件由Altera的QuartusⅡ開發系統支持。APEX20K／APEX20KC／APEXⅡ系列