Mercury系列产品课件.pptVIP

Mercury系列產品1.主要技術特性Mercury（水星）系列產品主要技術特性如表2.2.9所示。Mercury（水星）系列產品是以高端應用為目標FPGA器件，採用8層全銅連線SRAM工藝製造，內部佈線結構較APEX、FLEX產品有較大變化，佈線能力將有很大提高，支持PLL、DDR、LVDS、四端口記憶體及數據／時鐘自動提取。Mercury器件集成了高速差分收發器並支持CDR（clockdatarecovery）。這些收發器是在HSDI中通過專用的並串變換、串並變換及時鐘恢復電路並結合對LVDS、LVPECL和PCMLI／O標準的支持實現的。該電路與增強型IOE再加上對大量I/O標準的支持，使得Mercury器件能夠滿足高速介面的需要。Mercury器件對核（core）的性能進行優化，基於LUT和增強型記憶體的器件使用快速佈線資源網路以獲得最優性能，這些資源對數據路徑、集中寄存器、數學計算、數字信號處理或通信等的設計都是理想的。Mercury器件還具有四端口RAM、CAM、普通PLL和可實現乘法器等專用電路。在Mercury器件結構中，邏輯、電路及互連都用CMOSSRAM單元進行配置。Mercury系列器件的配置通常是在系統上電時，通過存儲在一個Altera串行配置器件中的數據或者由系統控制器提供的數據來完成。Altera提供具有ISP能力的配置器件，通過串行數據流對Mercury器件進行配置。Mercury器件能夠在70ms內配置完畢。Mercury器件提供一個優化介面，允許微處理器以串行或並行，同步或非同步對其進行配置。這種介面也使得微處理器可以將Mercury作為記憶體對待，通過寫到虛擬記憶體位置進行配置。Mercury器件被配置後，也可以通過重新複位器件、加載新數據的方法實現線上可配置。Mercury器件由Altera的QuartusⅡ開發系統支持。2.器件結構Mercury器件內部結構如圖2.2.26所示。Mercury器件結構由高速差分I/O介面、邏輯與互連（包含LAB、LE和多級FastTrack互連）、嵌入式系統塊（ESB）和I/單元（IOE）等部分組成。Mercury器件結構包含一個基於行的邏輯陣列以實現一般的邏輯，一個基於行的嵌入式系統陣列以實現記憶體及特定的邏輯功能。Mercury器件中的信號互連是由一系列具有不同長度和速度的行、列互連提供的。高級的FastTrackInterconnect結構比其他的互連更快，Quartus軟體編譯器在這些更快的連線上放置關鍵的設計路徑以提高設計性能。Mercury器件的I／O引腳在整個器件的面積內均勻分佈，這使得Mercury器件在一個給定的尺寸範圍內可放置更多的I/O引腳數。每個I/O引腳由一個I/O單元（IOE）支持，從器件的頂端IOE到底部IOE組成了IOE行帶，IOE行帶被幾個LAB行分開。每個IOE包含一個雙向I/O緩衝器和三個寄存器。IOE具有獨立的輸入、輸出和輸出使能（OE）寄存器。輸入寄存器能被需要快速建立時間的外部數據使用；輸出寄存器能被需要快速時鐘到輸出性能的數據使用；輸出使能寄存器能被快速時鐘到輸出使能的定時使用。QuartusⅡ軟體能自動地加倍單個輸出使能寄存器以控制多個輸出或雙向引腳。IOE具有多種特性，如支持3.3V／64位／66MHzPCI匯流排、3.3V／64位／133MHzPCI－X匯流排、JTAGBST邊界掃描測試、輸出驅動強度控制、電壓擺幅控制、三態緩衝器、匯流排保持電路、可編程上拉電阻、可編程輸入輸出延遲和漏極開路輸出等。Mercury器件還提供增強型I/O支持，包括對1.8V／2.5VI／O、LVCMOS、LVTTL、HSTL、LVPECL、PCML、3.3VPCI、PCI－X、LVDS、GTL＋、SSTL-2、SSTL-3、CTT和3.3VAGP／O標準的支持。對於LVDS、LVPECL和PCML／O標準而言，CDR（高達1.25Gb/s）與源同步（高達840Mb/s）轉換可由HSDI電路支持。Mercury器件可提供4個專用時鐘輸入引腳和6個用於驅動寄存器控制輸入（包括時鐘）的專用快速I/O引腳。這些控制信號使用專用佈線通道以提供短延時和低失真。專用快速信號也可以由內部邏輯驅動，為時鐘驅動器提供理想的解決方案，或由內部產生具有高扇出的非同步控制信號。為了管理時鐘，可以使用專用時鐘引腳和Mercury器件的普通PLL。Mercury器件的邏輯與互連包含LAB、LE和多級FastTrack互連。Mercury器件的邏輯都在LE中實現。根據指定的工作模式和要實現的邏輯函數類型的不同，LE的資源使用情