CMOS制造工艺及流程——Good.pptVIP

18七月2024CMOS制造工艺及流程——Good

Part1:0.6umprocessflowintroduce一，衬底材料的准备二，阱的形成三，隔离技术四，栅的完成五，源漏的制备六，孔七，金属1布线八，平坦化工艺九，VIA及金属2十，钝化工艺2

一，衬底材料的准备（1）1，根据设备选择硅片规格：直径6英寸（150mm）,厚度为675±20um。2，根据具体工艺选择硅片的掺杂类型和电阻率：N型（电阻率4-7Ω.cm）、P型（电阻率15-25Ω.cm）。3，从电路和器件考虑是否选用外延片和双面抛光片。3

衬底材料的准备（2）硅片的晶向：MOS器件只选100，该晶向Si界面态密度最小，载流子具有较高的迁移率。111晶向界面态密度最高，张力最大。4

二，阱的形成（用途）阱（WellorcalledTub）的形成.阱的作用是在一种掺杂类型的衬底上（N或P）可以制作两种器件(CMOS)。根据原始衬底和阱的类型，CMOS工艺可以分为：P-well工艺、N-well工艺和Twin-well工艺。评价阱的关键参数有：阱的结深（Xj）和阱电阻（Rs）.5

阱的形成（原理图）6

阱的形成（工艺流程）7

FirstOxideSi(P)SiO21700A阱的形成（流程图CROSSSECTION）8

N-WellANDP-WELLIMPSi(P)SiO2阱的形成（流程图CROSSSECTION）9

阱的形成（流程图CROSSSECTION）WellDrivinginSi(P)P-WellSiO2N-Well10

阱的形成（流程图CROSSSECTION）N-WellSi(P)P-Well.OxideStrip11

阱的形成（闩锁效应）阱一般是通过离子注入和推阱过程形成的，通常推阱的时间较长且温度很高（1000℃）。闩锁效应是CMOS工艺中固有的问题，影响闩锁效应的主要参数是阱和衬底的电阻Rwell和Rsub以及寄生晶体管的电流增益βnpn和βpnp。通过降低Rwell和Rsub，使βnpn*βpnp小于1，从而避免闩锁效应。12

三，隔离技术（用途）隔离技术(Isolation).在MOS集成电路中，所有的器件都制作在同一个硅衬底上，它们之间的隔离非常重要，如果器件之间的隔离不完全，晶体管之间的泄露电流会引起直流功耗增加和晶体管之间的相互干扰，甚至有可能导致器件逻辑功能的改变。常见的有PN结、LOCOS、PBLOCOS、凹槽等隔离技术.13

隔离技术(LOCOS原理）CMOS工艺最常用的隔离技术就是LOCOS（硅的选择氧化）工艺，它以氮化硅为掩膜实现了硅的选择氧化，在这种工艺中，除了形成有源晶体管的区域以外，在其它所有重掺杂硅区上均生长一层厚的氧化层，称为隔离或场氧化层。常规的LOCOS工艺由于有源区方向的场氧侵蚀（SiN边缘形成类似鸟嘴的结构，称为“鸟嘴”birdbreak)和场注入的横向扩散，使LOCOS工艺受到很大的限制。14

隔离技术(LOCOS图）15

隔离技术(LOCOS工艺流程）16

隔离技术(改善LOCOSB.B方法）

右图为部分在线使用的LOCOS工艺。在线降低B.B方法有：1，降低场氧厚度；2，增加SIN厚度，降低PADOXIDE厚度；3，场氧后增加回刻。17

隔离技术(关于场注入）在LOCOS隔离工艺中，以连接晶体管的金属或多晶硅连线做为栅，以栅两测的N+扩散区做为源漏将形成一个寄生的场管，为了避免该寄生MOSFET开启引起的泄露电流等问题，很多时候工艺中会通过场注入（channelstopimplant)来提高场寄生管的开启,但是如果场注入剂量太大，则会降低源/漏对衬底的单结击穿电压，增加S/D的结电容，降低MOSFET的传输速度。18

隔离技术(流程图CROSSSECTION）PadOxideandDepositNitrideN-WellSi(P)SiO2Si3N4P-Well19

隔离技术(流程图CROSSSECTION）SDGEtchandN-fieldImpSi(P)N-WellSiO2Si3N4P-Well20

隔离技术(流程图CROSSSECTION）FieldOxidationN-WellSiO2Si(P)Si3N4P-Well21

隔离技术(流程图CROSSSECTION）Si3N4StripN-WellSiO2Si(P)P-Well22

四，栅的完成栅工艺段是整个工艺的关键之一.栅氧化层的质量影响Vt（固定电荷，可动电荷），Bv（缺陷），栅控能力gm，器件老化，亚阈值电流等。栅氧化、多晶淀积以及多晶掺杂在工艺上要求连续完成。这几个步骤间的时间间隔被