数字逻辑设计及应用(18).pdf

DigitalLogicDesignandApplication(数字逻辑设计及应用)

Chapter6CombinationalLogic

DesignPractices

(组合逻辑设计实践)

DocumentationStandardandCircuitTiming

(文档标准和电路定时)

CommonlyUsedMSICombinationalLogic

Device(常用的中规模组合逻辑器件)

1精选ppt

期中考试

®时间：

®5月日(周六)19:00-21:00

®范围：

®第二章、第三章、第四章、第六章内容及

有关补充内容

®集中答疑时间：5月日（周六

®8:30-:3014:30-17:30

®地点：待定

2精选ppt

实验课答疑验收通知

®本周四（4月25日

®下午2:30-5:30

®地点：科A335

3精选ppt

DigitalLogicDesignandApplication(数字逻辑设计及应用)

ReviewofLastClass(内容回顾)

®Decoder(译码器)

®CascadingBinary

Decoders

(译码器的级联)

®RealizeaLogicCircuit

byUsingDecoder

(利用译码器实现逻辑电

路)

4精选ppt

DigitalLogicDesignandApplication(数字逻辑设计及应用)

ReviewofLastClass(内容回顾)

BCDDecoder

(二－十进制译码器)

®Seven-SegmentDecoders

(七段显示译码器)

5精选ppt

DigitalLogicDesignandApplication(数字逻辑设计及应用)

AClassProblem(每课一题)

用译码器和逻辑门实现逻辑函数

F=(X,Y,Z)(1,3,5,6)74x138

G1Y0

G2AY1

Y2

G2B

Y3