嵌入式系统基本知识课件.pptVIP

  1. 1、本文档共214页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

第2章嵌入式系统基本知识

第2章目录嵌入式系统硬件基础n嵌入式系统软件基础n嵌入式操作系统n嵌入式系统设计方法n

第2章目录嵌入式系统硬件基础n嵌入式系统软件基础n嵌入式操作系统n嵌入式系统设计方法n

嵌入式系统硬件基础冯·诺依曼体系结构和哈佛体系结构nCISC与RISCnIP核n流水线n存储器系统n

冯·诺依曼体系结构模型存储器指令寄存器控制器程序指令0指令1指令2指令3指令4数据通道数据输入输出中央处理器数据0数据1数据2传统的微处理器采用的冯·诺依曼结构将指令和数据存放在同一存储空间中,统一编址,指令和数据通过同一总线访问。q

哈佛体系结构程序存储器地址指令指令寄存器控制器指令0指令1指令2数据存储器数据0地址数据数据通道输入输出中央处理器数据1数据2哈佛结构则是不同于冯·诺依曼结构的一种并行体系结构,其主要特点是程序和数据存储在不同的存储空间中,即程序存储器和数据存储器是两个相互独立的存储器,每个存储器独立编制、独立访问。与之相对应的是系统中设置的两条总线(程序总线和数据总线),从而使数据的吞吐率提高了一倍。q

CISC和RISCCISC:复杂指令集(ComplexInstructionSetComputer)具有大量的指令和寻址方式8/2原则:80%的程序只使用20%的指令大多数程序只使用少量的指令就能够运行。主要用于通用PC和服务器领域RISC:精简指令集(ReducedInstructionSetComputer)在通道中只包含最有用的指令确保数据通道快速执行每一条指令使CPU硬件结构设计变得更为简单主要用于嵌入式系统

RISC基本设计思想减小CPI:CPUtime=Instr_Count*CPIn*Clock_cycle精简指令集:保留最基本的,去掉复杂、n使用频度不高的指令采用Load/Store结构,有助于减少指令n格式,统一存储器访问方式采用硬接线控制代替微程序控制n

典型的高性能RISC处理器SUN公司的SPARC(1987)nMIPS公司的SGI:MIPS(1986)nHP公司的PA-RISC,nIBM,Motorola公司的PowerPCnDEC、Compac公司的AlphaAXPnIBM的RS6000(1990)第一台SuperscalarnRISC机

CISC与RISC的对比类别CISCRISC指令系统指令数量很多较少,通常少于100执行时间有些指令执行时间很长,如没有较长执行时间的指令整块的存储器内容拷贝;或将多个寄存器的内容拷贝到存贮器编码长度编码长度可变,1-15字节寻址方式寻址方式多样编码长度固定,通常为4个字节简单寻址操作可以对存储器和寄存器进行只能对寄存器对行算术和逻辑算术和逻辑操作操作,Load/Store体系结构难以用优化编译器生成高效采用优化编译技术,生成高效的目标代码程序的目标代码程序编译

小实验1for(i=0;i10000;++i)/*各种算术运算操作*/实验平台:桌面IntelPentium4,带硬件浮点支持OperatorTime+-(int)1OperatorTime+-(double)5*(int)/(int)(int)5122*(double)5/(double)10sin48

小实验2实验平台:400MHzIntelPXA250Xscale(ARM)处理器OperatorTime+-(int)1OperatorTime+-(double)140*(int)/(int)(int)171*(double)110/(double)220sin3300

知识产权核(IP核-intellectual)知识产权(IP)电路或核是设计好并经过验证的集propertyn成电路功能单元IP复用意味着设计代价降低(时间,价格)nIP核的类别:微处理器:ARM,PowerPC;nq存储器:RAM,memorycontroller;外设:PCI,DMAcontroller;qq多媒体处理:MPEG/JPEG;encoder/decoder;qq数字信号处理器(DSP)通信:Ethernetcontroller,router,qq

IP核的种类SoftCores(“code”)(软核)HDL语言描述nq灵活度高,可修改与工艺独立,可根据具体的加工工艺重新综合;qqIP很难保护Firmcores(“code+structure”)(固核)qn逻辑综合后的描述与工艺相关qqHardcores(“physical”)(硬核)n物理综合后的描述准备流片qq包含工艺相关的布局和时序信息IP很容易保护多数的处理器和存储器qqq

文档评论(0)

181****7582 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档