函数信号发射器的VHDL设计(EDA报告).pdf

EDA实习报告

学院：电气信息工程学院

专业班级：

姓名：

学号：

指导教师：

实验日期：

目录

一、实习题目…………………2

二、实习目的…………………2

三、实习技术要求

1、FPGA与VHDL简介………2

2、VHDL程序语言基本设计…………………3

3、设计工具…………………4

4、设计要求…………………5

四、实现过程

1、设计方案选择……………5

2、设计流程…………………5

3、主要函数语句应用………6

五、功能及代码

1、四选一选择器……………8

2、方波发生器………………9

3、三角波发生器…………11

4、锯齿波发生器…………12

5、正弦波发生器…………13

6、顶层文件………………18

六、仿真及硬件测试………20

七、总结……………………23

八、参考文献………………23

1

函数信号发射器的VHDL设计

一、实习题目

函数信号发射器的VHDL设计

二、实习目的

通过实习，使学生能够熟练掌握

1、VHDL硬件语言的编写

2、数字逻辑电路的设计方法

3、对学过知识的综合运用

4、学会撰写实习报告和总结

三、实习技术要求：

1、FPGA与VHDL简介

FPGA（Field－ProgrammableGateArray）即现场可编程门阵列，它是在

PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成

电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又

克服了原有可编程器件门电路数有限的缺点。

与传统们阵列和掩模可编程门阵列(MPGA)相比，FPGA具有很多的优点，传

统门阵列可以用来设计任何电路，但是只能在工厂中一次性编程，而且还需要针

对该电路的特定的掩模。FPGA是标准通用器件。使用其代替MPGA，可以将设计

时间由几个月缩短至几小时，并且使设计更加简单，从而减少了错误修改和设计

指标变更的花费。

FPGA器件在结构上，由逻辑功能块排列为阵列，它的结构可以分为三个部

分：可编程快CLB（ConfigurableLogicBlocks）、可编程I/O模块IOB（Input

Block）和可编程内部连线PI（ProgrammableInterconnect）。CLB在器件中排

列为阵列，周围有环形内部连线，IOB分布在四周的管脚上。

FPGA的基本特点主要有：

1、采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。

2

2、FPGA可做其它全定制或半定制ASIC电路的中试样片。

3、FPGA内部有丰富的触发器和I／O引脚。

4、FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

5、FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

VHDL（VeryHighSpeedIntegratedCircuitHardwareDescription

Language,超高速集成电路硬件描述语言