1.2.1数字设计的成本估算.pdfVIP

数字CMOS集成电路设计基础

1.2.1数字设计的成本估算

1.2.1数字设计的成本估算

集成电路的成本

固定成本设计努力（耗时和人工数），掩模版制备

受设计复杂性、技术要求难度、设计人员产出率的影响

可变成本晶圆制造、测试、封装

与产量成正比

与芯片面积成正比

1.2.1数字设计的成本估算

集成电路的成本

固定成本

每个集成电路芯片的成本=单个芯片的可变成本+(1.1)

产量

芯片制造成本+芯片测试成本+封装成本

可变成本=(1.2)

最终测试的成品率

1.2.1数字设计的成本估算

集成电路的可变成本

圆片成本

芯片制造成本=(1.3)

每个圆片的芯片数×芯片成品率

圆片周边的芯片是不能用的

单位面积的缺陷数×芯片面积−α

芯片成品率=（1+）(1.4)

α

α：制造工艺复杂性因子

1.2.1数字设计的成本估算

假设：12英寸(40cm)圆片，芯片尺寸：2.5cm2，缺陷密度：1个缺陷/cm2，工艺因子α=3。

1）求解功能可能合格芯片数？

2）确定该CMOS工艺生产的成品率？

3）确定有效芯片数？

每个圆片的芯片数目可以用下式估算，它考虑了圆片周边所损失的芯片数：

2

×圆片直径/2×圆片直径

每个圆片芯片数=−

芯片面积2×芯片面积

1）共有252(即296-44)个功能可能合格的芯片。

2）芯片成品率可以用式（1.4）计算等于16%。

3）功能有效芯片数：252×16%=40个

1.2.1数字设计的成本估算

芯片面积vs.良率和产率

1.2.1数字设计的成本估算

集成电路的成本

每个圆片上功能完好的芯片数目以及每个芯片的成本与芯片的面积有很大的

关系。芯片面积较小的设计往往成品率较高，在超过一定大小后成品率迅速下降。

有了前面推导的公式和典型的参数值，可以得出结论——芯片成本与面积的四次

方成正比：

芯片成本=（芯片面积）4(1.5)

面积是由设计者直接控制的一个因素，而且它是衡量成本的基本指标，所以

面积小是一个数字逻辑门希望具有的特性。门越小，集成密度就越高，芯片尺寸

就越小。面积较小的门也往往较快并消耗较少的能量——因为门的总电容（它是

主要的性能参数之一）常常随面积的减小而减小。

1.2