原创力文档- 1、本文档共9页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
(19)中华人民共和国国家知识产权局
(12)发明专利说明书
(10)申请公布号CN102801441A
(43)申请公布日2012.11.28
(21)申请号CN201210265228.4
(22)申请日2012.07.27
(71)申请人北京邮电大学
地址100876北京市海淀区西土城路10号128信箱
(72)发明人张民焦璐韩大海罗鹏飞
(74)专利代理机构北京路浩知识产权代理有限公司
代理人王莹
(51)Int.CI
H04B1/7073
权利要求说明书说明书幅图
(54)发明名称
全数字扩频通信系统中接收端的同
步时钟提取方法
(57)摘要
本发明涉及全数字扩频领域，公开
了一种全数字扩频通信系统中接收端的同
步时钟提取方法，接收端将接收到的数据
分别与PN码或者PN码的反码做自相关运
算，得到时钟信号frame_clk0的值在信道
无噪声的情况下可以作为接收端接收到一
个完整扩频码时的结束标志，一个完整扩
频码表示一个原始bit时钟周期内接收的扩
频后的数据。但在有噪声的信道中传输数
据时，frame_clk0存在毛刺现象严重，则
不能精确的作为接收端译码模块的同步时
钟，通过FPGA的可编程性把含毛刺的粗
时钟信号frame_clk0多次移位相加处理后
得到精确时钟信号frame_clk作为扩频接收
端的同步时钟，可消除时钟不同步问题导
致的译码错误现象。
法律状态
法律状态公告日法律状态信息法律状态
2014-08-27授权授权
2013-01-23实质审查的生效实质审查的生效
2012-11-28公开公开
权利要求说明书
1.一种全数字扩频通信系统中接收端的同步时钟提取方法，其特征在
于，包括以下步骤：
S1、发送端将原始数据经过N倍扩频后发送，N为正整数；
S2、接收端接收扩频后的数据，并将接收到的数据分别与PN码
或者PN码的反码做自相关运算，判断自相关运算结果中的最大值是
否大于预设门限，若是，则在该最大值处设置时钟信号frame_clk0=1；
若否，则在该最大值处设置时钟信号frame_clk0=0，所述时钟信号
frame_clk0的值作为接收端接收到一个完整扩频码时的结束标志，一
个完整扩频码表示一个原始数据的时钟周期内接收的扩频后的数据。
2.如权利要求1所述的方法，其特征在于，在步骤S2之后还包
括步骤：
S3、将时钟信号frame_clk0延迟原始数据的时钟周期的整数倍，
得到多个时钟信号，将得到的时钟信号frame_clk0的值以及所述多个
时钟信号的值相加得到新的信号frame_clk_add，在每个扩频时钟周
期内寻找信号frame_clk_add的最大值，在frame_clk_add的最大值处
设置时钟信号frame_clk，作为所提取的同步时钟，其中，所述原始
数据的时钟周期为所述扩频时钟周期的N倍。
3.如权利要求1所述的方法，其特征在于，步骤S1中所述扩频
的实现方法为：发送端把原始数据中的每一个比特经过FPGA进行编
码，变为序列长度为N的
文档评论（0）