原创力文档- 1、本文档共2页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
深亚微米FPGA板级互联抗软错误方法研究及应用
FPGA由于其可重构、开发成本低、高性能等优势使其应用越来越广泛。其中SRAM型FPGA在航天领域得到应用之后取得了重大突破,FPGA在航天领域应用就引起了国内外关注。
而由于FPGA制造工艺提高,其特征体积和工作电压也逐渐减小,以及SRAM型FPGA的存储易失性等。在宇宙空间高能粒子辐射下,容易发生单粒子翻转。
如果这种翻转不及时纠正,随着其传播,可能导致整个系统崩溃,造成不可挽回的损失。围绕SRAM型FPGA抗软错误方法研究,主要工作如下。
首先分析单粒子翻转的来源,并通过建模得到单粒子翻转概率计算公式,进而得到单粒子翻转与器件结构和外部环境的关系。根据国内外在抗软错误研究上提出的方法,阐述本论文将从汉明码、定时刷新、TMR三个方面出发,介绍其原理和仿真过程。
本论文主要研究对象是基于SRAM型FPGA板级互联之间的抗软错误方法,在此基础上设计开发了一套FPGA开发板HPDAQMinisub2/sub.0作为实验平台,并详细介绍了FPGA开发板的设计流程。在本人研究生期间所做的一个项目“PC104检测平台设计”中的串口通信中加入SEMIP核和TMR容错方法,介绍了SEMIP核的实现过程和UART接口的全三模冗余实现过程。
最后,对本文工作做了简要总结,并针对不足之处做了展望。本文研究意义旨在推进抗软错误方法的研究,给FPGA在辐射环境中运行时提供抗软错误的基本需求。
文档评论（0）