《嵌入式操作系统及ARM Cortex-MO》课件第一章.pptx

本篇包括第一至四章,为全书的硬件基础部分,依次介绍了ARMCortex-M0+内核、LPC82X微控器、LPC824开发平台与工程框架以及异常与中断管理等内容。

LPC82X 典型硬件系统

第一章 ARMCortex-M0+内核 1.1 ARMCortex-M0+内核特点 1.2 ARMCortex-M0+内核架构 1.3 ARMCortex-M0+存储器配置 1.4 ARMCortex-M0+内核寄存器 1.5 SysTick定时器 1.6 Cortex-M0+异常 1.7 嵌套向量中断控制器 ARM是AdvancedRISCMachine(高级精简指令集机器)的缩写,现为ARM公司的注册商标。ARMCortex-M0+内核属于ARM公司推出的Cortex-M系列内核之一,相对于高性能的Cortex-M3内核而言,它具有体积小、功耗低和控制灵活等特点,主要针对传统单片机的控制与显示等嵌入式系统应用。本章将介绍Cortex-M0+内核的特点、架构、存储器配置和内核寄存器等内容。

Cortex-M0+内核使用ARMv6-M体系结构,使用ARMv6-M汇编语言指令集,它具有以下特点:(1)Cortex-M0+内核包含极低数量的门电路,是目前全球功耗最低的内核,特别适用于对功耗要求苛刻的嵌入式系统应用场合。(2)支持32位长的Thumb-2扩展指令集和16位长的Thumb指令集,代码的执行效率远远高于8位长的单片机汇编指令。(3)支持单周期的I/O(输入/输出)口访问,对外设的控制速度快。(4)具有低功耗工作模式,在内核空闲时可以使其进入低功耗模式,从而极大地节约电能;当内核要工作时,通过紧耦合的快速中断唤醒单元使其进入正常工作模式。(5)内核中的各个组件采用模块化结构,通过精简的高性能总线(AHB-Lite)连接在一起,内核中的功耗管理单元可以动态配置各个组件的工作状态,可根据需要使某些空闲的组件处于掉电模式,以尽可能地减少功耗。(6)可执行代码保存在Flash存储区中,而Cortex-M0+内核支持从Flash中以极低的功耗快速读取指令,并以极低的功耗(工作在一个相对较低的CPU时钟下)在内核中高速执行代码。1.1 ARMCortex-M0+内核特点

(7)Cortex-M0+内核支持硬件乘法器。硬件乘法器最早出现在DSP(数字信号处理器)芯片中,与加法器协同工作,并称为乘加器,是指在一个CPU时钟周期内,用硬件电路直接实现A×B+C的三操作数运算。这里Cortex-M0+支持的硬件乘法器可以在一个CPU时钟周期内实现A×B的二操作数运算。(8)Cortex-M0+内核的每条汇编指令的执行周期是确定的,中断处理的时间是确定的、高效的,且具有快速中断处理能力,特别适用于对实时性要求苛刻的智能控制场合。(9)支持二线的串行调试接口(SWD),只需要使用芯片的两根管脚就可以实现对Cortex-M0+内核芯片的在线仿真与调试,通过SWD可以向芯片的Flash存储器固化程序代码,且具有指令跟踪执行功能。而绝大多数的传统单片机是不能在线仿真调试的,因此,基于单片机的工程测试复杂且周期漫长。(10)Cortex-M0+内核不是物理形态的微控制器芯片,而是属于知识产权(IP),所以常被称为IP核。目前全球大约有150家半导体公司购买了ARM公司的IP核,生产集成了IP核的微控制器芯片(称为流片,流片测试成功后进入芯片量产阶段)。所有集成了Cortex-M0+内核的微控制器芯片,均可使用相同的集成开发环境(如Keil公司的MDK和IAR公司的EWARM等)和相同的仿真器(如ULink2、JLinkV8等)进行软件开发,事实上,几乎全部的ARM芯片都使用相同的开发环境和仿真器。但是,对于传统的单片机而言,不同半导体厂商生产的单片机所用的开发环境和编程下载器往往不相同。1.1 ARMCortex-M0+内核特点

相对于8位字长的传统8051单片机而言,Cortex-M0+内核是32位字长的微控制器内核,其内部总线宽度为32位,指令和数据传输速度及功能大大提升。Cortex-M0+内核架构如图1-1所示。图1-1 Cortex-M0+内核架构1.2 ARMCortex-M0+内核结构

由图1-1可知,Cortex-M0+内核由Cortex-M0+处理器和三个可选的组件,即唤醒中断控制器(WIC)、宏跟踪单元(MTB)和调试访问口组成,Cortex-M0+处理器包括Cortex-M0+处理器核心、嵌套向量中断控制器(NVIC)和两个可选的组件,即存储保护单元(MPU)和调试器组成,其中,调试器又包括断点与观测点单元和调试器接口。Cortex-M0+内核与外部通过总线阵列和中断进行通信,其中,中