eda10进制计数器实验报告.pdfVIP

竭诚为您提供优质文档/双击可除

eda10进制计数器实验报告

篇一：eda作业答案

简述用QuartusⅡ开发数字系统的过程

1逻辑设计。首先要使用数字电路的基本设计方法设计

数字系统，组合逻辑用组合逻辑的设计方法，时序逻辑用时

序逻辑的设计方法。设计完成后，使用硬件描述语言

（Verilog或VhDL）输入QuartusII进行综合。

2.仿真验证阶段。编译无误后，使用调试工具

（QuartusII自带的向量波形文件或modelsim）对综合生成

的结果进行仿真。首先进行功能仿真

（Functionalsimulation）以验证逻辑是否正确。功能仿真

无误后，进行时序仿真（Timingsimulation）验证电路功能

是否正常。

3.下载调试阶段。时序仿真结果无误后，将生成的电路

下载进入对应的FpgA或cpLD芯片中，进行管脚分配，所有

113

工作完成后进行调试，若调试有误，则查找原因返回步骤1

或步骤2修改设计；若调试无误则数字系统设计完成

FpgA与cpLD在硬件结构上的区别?FpgA与cpLD的区别

系统的比较,与大家共享：

尽管FpgA和cpLD都是可编程AsIc器件,有很多共同特

点,但由于cpLD和FpgA结构上的差异,具有各自的特点:

①cpLD更适合完成各种算法和组合逻辑,FpgA更适合于

完成时序逻辑。换句话说,FpgA更适合于触发器丰富的结构,

而cpLD更适合于触发器有限而乘积项丰富的结构。

②cpLD的连续式布线结构决定了它的时序延迟是均匀

的和可预测的,而FpgA的分段式布线结构决定了其延迟的不

可预测性。

③在编程上FpgA比cpLD具有更大的灵活性。cpLD通过

修改具有固定内连电路的逻辑功能来编程,FpgA主要通过改

变内部连线的布线来编程;FpgA可在逻辑门下编程,而cpLD

是在逻辑块下编程。

④FpgA的集成度比cpLD高,具有更复杂的布线结构和逻

辑实现。

⑤cpLD比FpgA使用起来更方便。cpLD的编程采用

e2pRom或FAsTFLAsh技术,无需外部存储器芯片,使用简单。

而FpgA的编程信息需存放在外部存储器上,使用方法复杂。

⑥cpLD的速度比FpgA快,并且具有较大的时间可预测性。

213

这是由于FpgA是门级编程,并且cLb之间采用分布式互联,

而cpLD是逻辑块级编程,并且其逻辑块之间的互联是集总式

的。

⑦在编程方式上,cpLD主要是基于e2pRom或FLAsh存储

器编程,编程次数可达1万次,优点是系统断电时编程信息也

不丢失。cpLD又可分为在编程器上编程和在系统编程两类。

FpgA大部分是基于sRAm编程,编程信息在系统断电时丢失,

每次上电时,需从器件外部将编程数据重新写入sRAm中。其

优点是可以编程任意次,可在工作中快速编程,从而实现板

级和系统级的动态配置。

⑧cpLD保密性好,FpgA保密性差。

⑨一般情况下,cpLD的功耗要比FpgA大,且集成度越高

越明显。

随著复杂可编程逻辑器件(cpLD)密度的提高,数字器件

设计人员在进行大型设计时,既灵活又容易,而且产品可以

很快进入市场。许多设计人员已经感受到

cpLD容易使用、时序可预测和速度高等优点,然而,在过

去由于受到cpLD密度的限制,他们只好转向FpgA和AsIc。

现在,设计人员可以体会到密度高达数十万门的cpLD所带来

的好处。

cpLD结构在一个逻辑路径上采用1至16个乘积项,因而

大型复杂设计的运行速度可以预测。因此,原有设计的运行