《PCB布线及设计》现场考试题及答案(面试题六).pdf

《PCB布线及设计》现场考试题及答案

（面试题六）

一、关于lvds信号的布线：

问：对于lvds低压差分信号，原则上是布线等长、平行，但

实际上较难实现，是否能提供一些经验?

答差分信号布线时要求等长且平行的原因有下列几点：

1.平行的目的是要确保差分阻抗的完整性。平行间距不同的地

方就等于是差分阻抗不连续。

2.等长的目的是想要确保时序(timing)的准确与对称性。因为

差分信号的时序跟这两个信号交叉点(或相对电压差值)有关，如果

不等长，则此交叉点不会出现在信号振幅(swingamplitude)的中

间，也会造成相邻两个时间间隔(timeinterval)不对称，增加时序

控制的难度。

3.不等长也会增加共模(commonmode)信号的成分，影响信号完

整性(signalintegrity)。

二、问：在电路板尺寸固定的情况下，如果设计中需要容纳更

多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致

走线的相互干扰增强，同时走线过细也使阻抗无法降低，请专家介

绍在高速(100MHz)高密度PCB设计中的技巧?

答：在设计高速高密度PCB时，串扰(crosstalk

interference)确实是要特别注意的，因为它对时序(timing)与信号

1/5

完整性(signalintegrity)有很大的影响。以下提供几个注意的地

方：

1.控制走线特性阻抗的连续与匹配。

2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过

仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最

小间距。不同芯片信号的结果可能不同。

3.选择适当的端接方式。

4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重

迭在一起，因为这种串扰比同层相邻走线的情形还大。

5.利用盲埋孔(blind/buriedvia)来增加走线面积。但是PCB

板的制作成本会增加。

在实际执行时确实很难达到完全平行与等长，不过还是要尽量

做到。除此以外，可以预留差分端接和共模端接，以缓和对时序与

信号完整性的影响。

三、电源滤波的讲究：

问：请问，模拟电源处的滤波经常是用LC电路。但是，我发现

有时LC比RC滤波效果差，请问这是为什么，滤波时选用电感，电

容值的方法是什么?

答;LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感

值的选择是否恰当。因为电感的感抗(reactance)大小与电感值和频

率有关。

如果电源的噪声频率较低，而电感值又不够大，这时滤波效果

2/5

可能不如RC。

但是，使用RC滤波要付出的代价是电阻本身会耗能，效率较

差，且要注意所选电阻能承受的功率。

电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时

电流的反应能力。

如果LC的输出端会有机会需要瞬间输出大电流，则电感值太大

会阻碍此大电流流经此电感的速度，增加纹波噪声(ripple

noise)。

电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声

值要求越小，电容值会较大。而电容的ESR/ESL也会有影响。

另外，如果这LC是放在开关式电源(switchingregulation

power)的输出端时，还要注意此LC所产生的极点零点(pole/zero)

对负反馈控制(negativefeedbackcontrol)回路稳定度的影响。

四、多个数/模地的接法：

问：当一块PCB板中有多个数/模功能块时，常规做法是要将数

/模地分开