8位十进制频率计设计 EDA技术与Verilog HDL实验报告.pdf

8位十进制频率计设计 EDA技术与Verilog HDL实验报告.pdf

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

8位十进制频率计设计

一.实验目的

熟悉在QuartusII下设计2位和8位十进制频率计。

二.实验内容

在QuartusII下设计2位和8位十进制频率计,并编译、仿真验证其功能。

三.程序清单

频率计顶层文件设计:

(1)2位十进制频率计

Conter8.bdf图形输入:

tf_ctro.bdf图形输入:

ft_top.bdf图形输入:

conter100.v文本输入:

moduleconter100(CLK,CLR,EN,cout,ge,shi);

inputCLK,EN,CLR;

output[3:0]ge;

output[3:0]shi;

outputcout;

regcout;

reg[3:0]ge;

reg[3:0]shi;

always@(posedgeCLK)

if(!CLR)

begin

ge=0;

shi=0;

cout=0;

end

elseif((ge==9)(shi==9))

begin

ge=0;

shi=0;

cout=1;

end

elseif(ge==9)

begin

ge=0;

shi=shi+1;

cout=0;

end

else

begin

ge=ge+1;

shi=shi;

cout=0;

end

endmodule

tf_ctro.v文本输入:

moduletf_ctro(clk,en,clr,lock);

inputclk;

outputen,clr,lock;

regen,clr,lock;

integerd=0;

always@(posedgeclk)

begin

d=d+1;

if(d==1)

begin

en=0;

lock=0;

clr=0;end

elseif(d==2)

begin

lock=1;

en=0;

clr=0;

end

elseif(d==3)

begin

lock=0;

文档评论(0)

***** + 关注
官方认证
内容提供者

该用户很懒,什么也没介绍

认证主体社旗县兴中文具店(个体工商户)
IP属地宁夏
统一社会信用代码/组织机构代码
92411327MAD627N96D

1亿VIP精品文档

相关文档