vhdl数字时钟设计.pdf

一、题目分析

1、功能介绍

（1）具有时、分、秒计数显示功能，以24小时循环计时。

（2）时钟计数显示时有LED灯的花样显示。

（3）具有调节小时、分钟及清零的功能。

（4）具有整点报时功能。

2、总体方框图

LED显示

输出信

控制单元数号

“花样”显

字

使能端信时复位信

钟

号

CLK信号

3、性能指标及功能设计

1）时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分

——60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到

23循环计数，并且在数码管上显示数值。

2）时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样

使数字钟真正具有使用功能。我们可以通过实验板上的键7和键4进行任意

的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来

一个脉冲，即计数一次。

1

3）清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。

可以根据我们自己任意时间的复位。

4）蜂鸣器在整点时有报时信号产生，蜂鸣器报警。产生“滴答.滴答”的报

警声音。

5）LED灯在时钟显示时有花样显示信号产生。即根据进位情况，LED不停

的闪烁，从而产生“花样”信号。

二、选择方案

1、方案选择

方案一：根据总体方框图及各部分分配的功能可知，本系统可以由秒计数器、

分钟计数器、小时计数器、整点报时、分的调整以及小时的调整和一个顶层文件

构成。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原

理图的设计方法。显示：小时采用24进制，而分钟均是采用6进制和10进制的

组合。

方案二：根据总体方框图及各部分分配的功能可知，本系统可以由秒计数器、

分钟计数器、小时计数器、整点报时、分的调整以及小时的调整和一个顶层文件

构成。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原

理图的设计方法。显示：小时采用24进制，而分钟和秒均60进制。

终上所述，考虑到试验时的简单性，故我选择了方案二。

三、细化框图

根据自顶向下的方法以及各功能模块的的功能实现上述设计方案应

系统细化框图：

2

花

时分

样

调调

显

整整

数

控制单元时显示24进制

字

时LED显示

使能端信号分显示60进制

钟

CLK信号秒显示60进制

整

点