EDA技术考试试题B及详细答案.pdf

《EDA技术》第二学期期末试题B

卷号：B时间：120分钟2008年6月

专业：电子信息工程学号：姓名：

一、填空题（20分，每题2分）

当前ASIC制造商都自己开发了HDL语言，但是都不通用，只有美国国防部开发的（）语言

成为了IEEE.STD_1076标准，并在全世界得到了承认。

载入protel的Schematic中的（）和（）可满足一般用户需求，两个零件库中含有二极管、

三极管、电阻、电容、电感等常用元件。

零件封装是指（）。

EDA技术也称（），是在()技术的基础上发展起来的计算机软件系统。

目前世界上有十几家生产CPLD/FPGA的公司，最大的三家是：（），()，LATTIC。

顺序描述语句中，（）在MAX-PLUS中不被支持。

VHDL语句中能被赋予一定值的对象称为客体，主要有常数，信号和变量。其中常数对应代

表数字电路中的电源和接地等。信号对应物理设计中的（）。

FPGA可分为两大类，分别是SRAM-BASE和Anti-Fuse设计时一般选用（）。

100mil=（）mm，7.62mm=()mil。

PCB封装元件实际上就是（）。

二、名词解释题（20分，每题4分）

1PLD/FPGA

2.过孔

3.铜膜线

4PROM、PAL和PLA

5自顶向下的/自下而上的设计方法

三、选择题（15分，每题3分）

1．下列常用热键具有在元件浮动状态时，编辑元件属性功能的是（）

PgUp

Tab

Spacebar

Esc

2．Design/Options菜单中下列选项不属于开关选项的是：（）

A．SnapGrid

B．HiddenPins

C．ElectricalGrid

D.Titleblock

3．下列不属于VHDL基本程序结构是（）

A．.CONFIGURATION定义区

B．.ARCHITECTURE定义区

C．USE定义区

D．ENTITY定义区

4．下列关于VHDL中信号说法不正确的是：（）

A．信号赋值可以有延迟时间，

B．信号除当前值外还有许多相关值，如历史信息等，变量只有当前值

C．信号可以是多个进程的全局信号

D．号值输入信号时采用代入符“：=”，而不是赋值符”=”，同时信号可以附加延时。

5.下列各表达式不正确的是：（）

A“1011”SLL=“0110”

BSingala:bit_vector(7downto0);a=;则a(0)=’0’

C（-5）rem2=（-1）

D5mod（-2）=（-1）

四、简答题(12分，每题6分)

1原理图设计步骤

2过程调用语句可以并发执行,但要注意那些问题

五论述题（13分）

MAX+PLUSII软件设计流程

六．VHDL语言编程题（20分）

（1）VHDL语言编写2输入或非门(5分)

（2）VHDL语言编写半加器(6分)

（3）VHDL语言编写十二进制同步计数器（9分）

引脚定义:

reset复位

en计数控制

clk时钟

qa,qb,qc,qd计数器输出

《EDA技术》第二学期期末试题B答案

一填空题（20分）

VHDL

DEVICE.LIBSYMBOLS.LIB

实际零件焊接到电路板时所指示的外观和焊点的位置

电子设计自动化电子CAD技术

ALTERA，XILINX

WAIT

电路连接

SRAM-BASE

2.54mm300mil

元件外观和元件引线端子的图形

二名词解释（20分）

1PLD/FPGA

PLD是可编程逻辑器件（ProgramableLogicDevice）的简称，FPGA是现场可编程门阵列（Field

ProgramableGateArray)的简称，两者的功能基本相同，只是实现原理略有不同，所以我们有

时可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。

2.过孔

当需要连接两个层面上的铜膜走线时就需要过孔（Via）,过孔

又称为贯孔、沉铜孔和金属化孔。

过孔分为穿透式（Through）、半隐藏式(Blind)和隐藏式(Buried)

3.铜膜线

就是连接两个焊盘的导线，称为Track，一般铜膜线走线在不

同层面取不同的走向，例如顶层走水平线