电路中的互连问题.ppt

第1页，课件共37页，创作于2023年2月互连中存在的问题电阻寄生电感寄生电容寄生1。使传播延时增加，相应与性能的下降。2。影响能耗和功率的分布。3。引起额外的噪声来源，从而影响电路的可靠性。第2页，课件共37页，创作于2023年2月电容寄生效应：串扰串扰：由相邻的信号线与电路节点之间不希望有的耦合引起的干扰通常成为串扰。其所导致的干扰如同一个噪声源，会引起难以跟踪的间断出错，因为所注入的噪声取决于在相邻区域上布线的其他信号的瞬态值。第3页，课件共37页，创作于2023年2月电容性串扰可能产生的效应受所考虑的导线的阻抗的影响。该线浮空，干扰会持续存在而且可能因临近导线的切换变的更糟。该线被驱动，信号会回到原来的电平。第4页，课件共37页，创作于2023年2月浮空线第5页，课件共37页，创作于2023年2月被驱动线线Y被内阻为Ry的信号源驱动，X上的变化引起Y上的瞬态相应，其时常数为上升时间越大，干扰越小。保持导线的驱动阻抗较低对降低电容串扰得影响有很大帮助。第6页，课件共37页，创作于2023年2月克服串扰的方法尽量避免浮空节点敏感节点应与全摆幅信号隔离尽可能增大信号上升下降时间低摆幅网路中采用差分信号方法，使串扰信号变为共膜噪声源避免两条信号线之间的电容过大可在两个信号之间增加屏蔽线GND或VDD，使线间电容变为接地电容。增加额外的布线层第7页，课件共37页，创作于2023年2月串扰与性能中间的线与相邻的线反转方向相反时，耦合电容CC的值达到最大电容不仅取决于周围导线的值，还取决于信号反转的时序CcCc第8页，课件共37页，创作于2023年2月串扰对性能的影响N位总线，N个输入同时翻转，第k条的延时与相邻的有关。r=Ci/Cw，Ci和Cw分别代表单位长度的线间电容和单位长度导线的对地电容第9页，课件共37页，创作于2023年2月解决办法1：密集型布线相邻层的导线相互垂直布线，以使串扰最小，同一层上的信号用VDD和GND隔离，在适当的位置提供通孔实现个性化。优点：消除了串扰，使延时的差别下降到不超过2%。缺点：面积和电容增加了5%。FPGA现场可编程门阵列。第10页，课件共37页，创作于2023年2月解决方法2：编码数据在总线的情况中，可以将数据编码以去除有害于延时的反转。要求总线接口包含译码器和编码器的功能。意味着额外的硬件和延时开销。编码数据消除最坏情况的翻转能使总线加速译码器编码器InOut第11页，课件共37页，创作于2023年2月输出缓冲器设计计算得出要得到最优延时需要栅宽极大的超大晶体管。而大多数情况下不需要达到最优延时的缓冲器，放宽延时大大降低了对缓冲的延时。如以晶体管的总宽度为标准，可以设计有较大尺寸系数的电路以节省面积。假设最小反向器的面积为Amin，晶体管的尺寸放大系数为f，则驱动器的面积为：第12页，课件共37页，创作于2023年2月宽晶体管的实现缓冲器需要较宽的晶体管，而宽晶体管可以通过并联许多较小的晶体管构成。采用低电阻的金属线旁路连接较短的多晶部分可以降低栅的电阻。G(栅)S(源)D(漏)多个接触第13页，课件共37页，创作于2023年2月压焊块驱动器实例压焊块驱动器最后一级的版图。右图为一个连在GND和out之间的NMOS管输出VDD100mmGND压焊块输出I输入VDDGND100mm第14页，课件共37页，创作于2023年2月输入压焊块设计输入缓冲器第一级的输入直接与外部电路相连，因此对被连的输入引线上的任何电压变化都很敏感。无论是人还是机器，当充电到很高的静电势时接触引线就很容易造成输入晶体管的损伤（静电放电ESD），因此需要采用静电保护电路。节点X的电压高于VDD或低于低电平时，D1或D2导通。电压R用来在出现不寻常电压变化时流过二极管的峰值电流。第15页，课件共37页，创作于2023年2月三态缓冲器的设计具有三种状态：0，1，和Z此两种实现方式中，En=1工作。En=0时，同时关断NMOS和PMOS，产生一个浮空的输出节点InEnEnVDDOutVDDInEnEnOut第16页，课件共37页，创作于2023年2月电阻寄生效应电流流经一条有电阻的导线时会产生欧姆电压降，从而降低了信号电平，这在电源分布网络中尤为重要，因为那里的电流很容易达到安培级。一条长2cm的线，一个1mA/μm的电流将导致1V的电压降。这一供电电压值的改变将降低噪声容限并使电路各点的逻辑电平与离开电源的距离有关。欧姆电压降